

BUDAPESTI MŰSZAKI ÉS GAZDASÁGTUDOMÁNYI EGYETEM VILLAMOSMÉRNÖKI ÉS INFORMATIKAI KAR MÉRÉSTECHNIKA ÉS INFORMÁCIÓS RENDSZEREK TANSZÉK

# Mikrorendszerek tervezése Vivado fejlesztői környezet

### Fehér Béla Raikovich Tamás

BME-MI'



FPGA labor

Integrált fejlesztői környezet a Xilinx 7-es sorozatú vagy újabb eszközökhöz

#### **ISE Design Suite**

BME-MI

- ISE: (elsősorban) HDL alapú fejlesztés
- EDK: IP alapú fejlesztés (processzoros rendszerek)
- ChipScope: belső logikai analizátor
- SDK: szoftverfejlesztés

#### Vivado Design Suite

- Vivado: HW fejlesztés
  - HDL alapú fejlesztés
  - IP Integrator
  - Vivado Logic Analyzer
- SDK<sup>1</sup>, Vitis<sup>2</sup>: szoftverfejlesztés

1: Vivado 2019.1 verzióig 2: Vivado 2019.2 verziótól

#### A fejlesztési folyamat áttekintése:



### Beágyazott hardver fejlesztés:

- Projekt létrehozása
- Block Design (és HDL forrásfájlok) létrehozása
  - Gyári perifériák hozzáadása
  - Saját periféria létrehozása, hozzáadása
  - Vivado logikai analizátor beillesztése
- Szimuláció

- Szintézis, felhasználói megkötések megadása (XDC)
- Implementáció, FPGA konfigurációs fájl generálás

### Beágyazott szoftver fejlesztés:

- A hardver információk exportálása
- Software Development Kit (SDK), Vitis
  - Hardver platform projekt
  - Board support package (BSP)
    - Eszközmeghajtók a perifériákhoz, szoftverkönyvtárak
    - Operációs rendszer: standalone (nincs OS), FreeRTOS
  - Szoftver projekt
  - Kapcsolódás a célrendszerhez
    - XSCT (Xilinx Software Command-line Tool) server, konzol
  - Debug

BME-MT

### Hardver és szoftver integrálás:

- A bitfolyam létrehozása és az FPGA konfigurálása
  - A belső Blokk-RAM-ok tartalmának frissítése a futtatható kóddal
- Külső flash memória konfigurálása
  - Vivado Hardware Manager

BME-MIT

SDK, Vitis: Create Boot Image / Program Flash





# Projekt létrehozása

- 1. A projekt nevének és helyének megadása
- 2. A projekt típusának megadása

BME-MT

- *RTL Project:* HDL és Block Design források használata, szintézis és implementációs lépések hajthatóak végre
- Post-synthesis project: huzalozási listák használata, az implementációs lépések hajthatóak végre
- I/O Planning project: a kiválasztott eszköz erőforrásai tekinthetőek meg, nincsenek forrásfájlok
- Imported project: korábbi ISE, XST, Synplify projekt importálása
- Example project: új projekt létrehozása előre definiált sablon alapján

# Projekt létrehozása

- 3. Opcionálisan már meglévő forrásfájlok hozzáadása vagy új forrásfájlok létrehozása
- 4. A felhasznált eszköz vagy fejlesztői kártya kiválasztása
  - Utóbbi esetén szükséges a kártyához tartozó leíró fájl
  - Bővített lehetőségek állnak rendelkezésre a kártyán és a processzoros rendszerben lévő perifériák összekapcsolásánál (pl. GPIO port ↔ LED-ek, kapcsolók)
- 5. Összegzés az új projektről
- 6. Létrejön a projekt

# Projekt létrehozása

### Vivado projekt struktúra:

.xpr Vivado projekt fájl

- .srcs könyvtár: projekt forrásfájlok, IP Integrator fájlok helye
- .sim könyvtár: szimulációval kapcsolatos fájlokat tartalmazza
- *.runs könyvtár*: a szintézis és az implementáció során létrejött fájlok
- .sdk könyvtár: HW platform és SDK szoftver projekteket tartalmazza
- .cache könyvtár: ideiglenes fájlok



IP Integrator → Create Block Design

BME-MIT

• Az IP katalógusból húzhatók be az új elemek

Diagram	? _ D @ X
ଷ୍ଟ୍ର୍୍୍ର୍୍୍ର୍୍ର୍୍ର୍ର୍୍ର୍ର୍ର୍ର୍ର୍ର୍ର୍ର୍ର	٥
Search:       Q+ microblaze         @ MicroBlaze       MicroBlaze_0         # MicroBlaze MCS       H + INTERRUPT         H + DEBUG       Cik         Cik       Cik         Reset       MicroBlaze         ENTER to select, ESC to cancel, Ctrl+Q for IP details       MicroBlaze	

- Intelligens tervezési környezet
  - Block Automation

- Connection Automation
- Az érvényes csatlakozási lehetőségek kiemelése
- IP-k csoportosítása, hierarchikus tervek kialakítása
- IP Packager: egyedi IP-k létrehozása, importálása
  - IP létrehozása Block Design-ból
  - AXI buszra illeszkedő IP létrehozása
  - A részletekről külön előadás lesz

#### **Tervezési segítség: Block Automation**

- Előre meghatározott beállítások kiválasztása
- A működéshez szükséges IP-k hozzáadása

	Run Block Automation		bigram	
utomatically make connections in your design display its configuration options on the right.	by checking the boxes of the blocks to connect. Select a block on the left to		$\textcircled{\textbf{Q}} \mid \textcircled{\textbf{Q}} \mid \overleftrightarrow{\textbf{X}} \mid \widecheck{\textbf{X}} \mid \textcircled{\textbf{O}} \mid \textcircled{\textbf{Q}} \mid \widecheck{\overleftarrow{\textbf{X}}} \mid \textcircled{\textbf{O}} \mid \overleftarrow{\textbf{Q}} \mid \widecheck{\overleftarrow{\textbf{X}}} \mid \textcircled{\textbf{O}} \mid \overleftarrow{\textbf{Q}} \mid \widecheck{\overleftarrow{\textbf{X}}} \mid \overleftarrow{\textbf{Q}} \mid \overrightarrow{\textbf{Q}} \mid \textbf{$	
Q   <del>X</del>   ♠			Designer Assistance available. Run Block Automation	
X All Automation (1 out of 1 colocted)	Description			
✓ An Adomation (1 out of 1 selected) ✓ <sup>‡</sup> microblaze_0	MicroBlaze connection automation generates local memory of selected size, and caches can be configured. MicroBlaze Debug Module, Decide courses and the configured of the second secon		? .	
	Processor System Reset are added and connected as needed. A	0 Q 🗄	든   속   +   ···   》   전   차,   C   인   만	
	preset MicroBlaze configuration can also be selected.	available. Run	Connection Automation	
	Options     Image: Construction of the second	mān_1 Mirroll azs Dabug Motide	microbiaze_0	tao_0_axi_in
•	OK Cancer	rst_ck_wz_1_100/		
	ck,w2_1	Processor System Re		

#### **Tervezési segítség: Connection Automation**

B

- Összeköttetések létrehozása a megadott opciók alapján
- Portok külső perifériákhoz rendelése (pl. GPIO → LED)
  - Ha a projekt létrehozásánál fejlesztői kártyát adtunk meg

A	Run Connection Automation		×	Diagram ? _ ㅁ 관 >
Automatically make connections in your design display its configuration options on the right.	gn by checking the boxes of the interfaces to connect. S	elect an interface on the left to	<u>A</u>	$\begin{array}{ c c c c c } \hline \mathbf{Q} & \mathbf{Q} & \mathbf{X} & \mathbf{N} & \mathbf{\Theta} & \mathbf{Q} & \mathbf{X} & \mathbf{\Theta} & \mathbf{H} & \mathbf{N} & \mathbf{M} & \mathbf{M}$
Q X All Automation (2 out of 5 selected) ✓ All Automation (2 out of 5 selected) ✓ Y GPIO Y GPIO Y S_AXI	Description Connect Slave interface (/axi_gpio_0/S_AXI) to a selected Master address space. Options			microblaze_0_axi_periph
✓ = clk_wiz_1 ⊕ CLK_IN1_D ⇒ reset ✓ = * rst_clk_wiz_1_100M	Master	microblaze_0 (Periph) V microblaze_0_axi_periph V clk_wiz_1/clk_out1 (100 MHz) V		S00_ACLK S00_ACLK M00_ACLK M00_ACLK M01_ACLK M01_ACLK M01_ACLK M01_ACLK M01_ACLK M01_ACLK M01_ACLK M01_ACLK M01_ACLK M01_ACLK M01_ACLK M01_ACLK M01_ACLK
Select Board Part Interface	ustom 	clk_wiz_1/clk_out1 (100 MHz) V		AXI Interconnect
? Pure for the second s	d_4bits ( LED ) ish_buttons_5bits ( Push buttons ) tary_switch ( Rotary switch ) ustom	<u>Cit</u>		
			1	

- IP portok összekötése, bekötése
  - Az összeköttetés behúzása az egérkurzorral
  - Zöld pipa jelzi a helyes bekötési lehetőségeket
- Külső port hozzáadása
  - Jobb klikk → Create Port
- IP port kivezetése külső portra
  - Jobb klikk → Make External
- Properties panel: a kiválasztott elem tulajdonságai
  - Név megváltoztatása

- Órajel portnál az órajel frekvencia megadása
- Reset portnál a polaritás megadása

IP beállítások módosítása

- Dupla kattintás az adott blokkon
- Blokk diagram újragenerálása (áttekinthetőség javítása)
  - − Toolbar → Regenerate Layout
- Periféria címek beállítása: Address Editor

Address Editor					? _ D @ X					
Q   素   ♦   📾					0					
Cell	Slave Interface	Base Name	Offset Address	Range	High Address					
✓ ₱ microblaze_0										
✓ III Data (32 address bits : 4G)										
microblaze_0_local_memory/dlmb_bram_if_cntlr	SLMB	Mem	0x0000_0000	32K	• 0x0000_7FFF					
microblaze_0_axi_intc	s_axi	Reg	0x4120_0000	64K	<ul> <li>0x4120_FFFF</li> </ul>					
🚥 axi_gpio_0	S_AXI	Reg	0x4000_0000	64K	<pre>v 0x4000_FFFF</pre>					
🚥 axi_uartlite_0	S_AXI	Reg	0x4060_0000	64K	<pre>v 0x4060_FFFF</pre>					
✓ III Instruction (32 address bits : 4G)										
microblaze_0_local_memory/ilmb_bram_if_cntlr	SLMB	Mem	0x0000_0000	32K	• 0x0000_7FFF					

- Meglévő Verilog modul hozzáadása a Block Design-hoz
  - − Jobb klikk  $\rightarrow$  Add Module...
- Block Design ellenőrzése
  - − Toolbar  $\rightarrow$  Validate Design
  - A hibákat és a kritikus figyelmeztetéseket javítsuk ki
  - Bizonyos módosítások csak az ellenőrzés után jelennek meg a diagramon
- HDL Wrapper hozzáadása

- Sources panel → jobb klikk a Block Design-on → Create HDL Wrapper...
- A kétirányú portok és a háromállapotú kimenetek esetén itt kerülnek példányosításra az I/O bufferek

## Megkötések megadása

- A szintézis futtatása és a szintetizált rendszer betöltése után megadhatóak a megkötések
  - FPGA lábak hozzárendelése a top-level portokhoz
  - Időzítési paraméterek, pl. órajel frekvencia
- Window menü → I/O ports

BME-MI

- FPGA láb, I/O szabvány, meghajtás erősség, stb.

I/O Ports												? _ 🗆 🔊
Q X ≑ 4 H												
Name	Direction	Board Part Pin	Board Part	Neg Diff	Package Pin	Fixed	Bank	I/O Std	Vcco	Vref	Drive Strength	Slew Type
✓ Ied_4bits_48355 (4)	OUT					$\checkmark$	14	LVCMOS33*	▼ 3.300		12 🗸	SLOW
✓  descripted value ✓	OUT					$\checkmark$	14	LVCMOS33*	• 3.300		12 🗸	SLOW
Ied_4bits_tri_o[3]	OUT	leds_4bits_tri_o_3			R26 🗸	$\checkmark$	14	LVCMOS33*	• 3.300		12 ~	SLOW
Ied_4bits_tri_o[2]	OUT	leds_4bits_tri_o_2			T25 🗸	$\checkmark$	14	LVCMOS33*	• 3.300		12 🗸	SLOW
Ied_4bits_tri_o[1]	OUT	leds_4bits_tri_o_1			T24 🗸	✓	14	LVCMOS33*	· 3.300		12 🗸	SLOW
Ied_4bits_tri_o[0]	OUT	leds_4bits_tri_o_0			M26 ~	$\checkmark$	14	LVCMOS33*	• 3.300		12 🗸	SLOW
Scalar ports (0)						)						
<	1					_		-				

# Megkötések megadása

- Tools menü → Timing → Constraints Wizard...
  - Időzítési megkötések generálása, megadása
- A megkötéseket az XDC fájlok tárolják
  - Részben szabványos (SDC, Synopsys Design Constraints)
  - TCL parancsokat tartalmaznak (lásd a példát)
  - Részletek: Vivado User Guide Using Constraints (UG903)
- Megkötések automatikus importja a kártya leíró fájlból

set\_property IOSTANDARD LVCMOS33 [get\_ports {btn\_tri\_i[1]}] set\_property IOSTANDARD LVCMOS33 [get\_ports {btn\_tri\_i[0]}] set\_property PACKAGE\_PIN A17 [get\_ports {btn\_tri\_i[1]}] set\_property PACKAGE\_PIN A10 [get\_ports {btn\_tri\_i[0]}]

create\_clock -period 10.000 -name clk100M\_in -waveform {0.000 5.000} [get\_ports clk100M\_in] create\_clock -period 9.091 -name hdmi\_rx\_clk\_p -waveform {0.000 4.546} [get\_ports hdmi\_rx\_clk\_p] create\_clock -period 8.000 -name rgmii\_rx\_clk -waveform {0.000 4.000} [get\_ports rgmii\_rx\_clk]

# További lépések

- Implementáció futtatása
- FPGA konfigurációs (BIT) fájl generálása
- FPGA felkonfigurálása

BME-MT

- Hardware Manager, SDK, Vitis
- Hardver specifikáció exportálása
  - File menü  $\rightarrow$  Export  $\rightarrow$  Export Hardware...
  - BIT fájllal vagy anélkül
- Software Development Kit (SDK), Vitis elindítása
  - − File menü → Launch SDK
  - − Tools menü → Launch Vitis

# **Xilinx Software Command-line Tool**

- Lehetőséget biztosít az elkészült hardver alapszintű kipróbálására szoftver nélkül
  - − Memória írás, olvasás → periféria regiszterek elérése
- Parancssoros eszköz
- Kapcsolódás a hardver szerverhez
  - connect parancs
- Cél eszközök listázása, kapcsolódás a cél eszközre
  - targets [sorszám] parancs
  - Paraméter megadása nélkül listáz
- A rendszer alapállapotba állítása
  - **rst** parancs

# **Xilinx Software Command-line Tool**

- Processzor leállítása és elindítása
  - stop és con parancsok
- Memória írás
  - mwr [-size b|h|w] <cím> <érték>
  - mwr [-size b|h|w] <cím> {érték1 érték2 ...}
  - Adatméret: 8 bit (b), 16 bit (h), 32 bit (w)
- Memória olvasás

- mrd [-size b|h|w] <cím> [olvasások száma]
- Adatméret: 8 bit (b), 16 bit (h), 32 bit (w)