



BUDAPESTI MŰSZAKI ÉS GAZDASÁGTUDOMÁNYI EGYETEM
VILLAMOSMÉRNÖKI ÉS INFORMATIKAI KAR
MÉRÉSTECHNIKA ÉS INFORMÁCIÓS RENDSZEREK TANSZÉK

Digitális technika


VIMIAA02

8. hét

Fehér Béla, Benesóczky Zoltán
BME MIT

Processzor adatstruktúrák

- **DIGITÁLIS RENDSZEREK ÁLTALÁNOS FELÉPÍTÉSE: ADATSTRUKTÚRA + VEZÉRLÉS**
- **Vezérlés: Minden feladatra egységes általános elv**
 - Az algoritmust leíró HLSM állapotdiagram alapján megtervezhető az adastruktúra és a vezérlés.
- **Adatstruktúra:**
 - *Feladatspecifikus felépítésű*
 - *A HW sok műveletet végezhet egyszerre, ezért gyors*
- **Vezérlő:**
 - *Feladatspecifikus, de szisztematikusan tervezhető (FSM)*



Processzor adatstruktúrák

- **ADATSTRUKTÚRA + VEZÉRLÉS**


- **Előnye**

- *Gyors, mert tetszőlegesen sok párhuzamos művelet végzésre képes.*

- **Hátránya**

- *Feladatonként új adatstruktúrát és vezérlőt kell tervezni.*

Sok párhuzamos művelet esetén bonyolult a hardwer.




Processzor adatstruktúrák

- Lehet *„mindenre” használható adatstruktúrát* és vezérlőt készíteni, ha *feladjuk a párhuzamos működés előnyét*.
- **Előnye:** *Ugyanaz a hardver szinte minden feladat elvégzésére alkalmas lesz*, nem kell feladatonként újra tervezni az egész hardvert.
- **Hátránya:** *Egyszerre csak egy műveletet képes elvégezni, ezért lassabb*, mint az adatstruktúra-vezérlő megvalósítás.
- *A feladatokat sok időben egymás után végzendő elemi (egyszerű) műveletre bontjuk*, melyeket *ugyanaz a HW-t* végez el.
- *Sokféle művelet elvégzésére alkalmas adatstruktúra* kell, olyan művelet halmazzal, melynek *segítségével „minden” számítási feladat megoldható*.

Processzor adatstruktúrák

A „mindenre” használható adatstruktúra:


- Ez *egyszerre egy műveletet képes elvégezni maximum 2 operanduson* és *beállítható*, hogy az milyen *művelet* legyen.
- A művelet *operandusai egy regisztertömbből származnak és az eredmény is abba kerül vissza*, így felhasználható a következő művelethez.
- Az adatstruktúra *standard szószélességű adatokon képes elemi műveleteket végezni*. Tipikus szószélességek 8, 16, 32, 64 bit.
- Azonban *több elemi művelettel képes a szószélességénél szélesebb adatokon is a műveleteket végezni*.



Processzor adatstruktúrák


- 3 regiszter címes processzor adatstruktúra

- Az *ALU* (aritmetikai logikai egység) által végzendő *művelet a func. code bemenetére adott kóddal állítható* be. (Az ALU egy kombinációs hálózat)
- A regiszter tömb RAX és RAY címző bemenetei által *megcímzett regiszterek (operandusok) tartalma megjelenik az OUX és OUY kimeneteken*.
- Az *ALU művelet eredménye WE = 1 esetén beíródik a WA című regiszterbe* az órajel felfutó élére.
- Ez a processzor adatstruktúra *3 regisztert használ*
Rresult = Rop1 művelet Rop2 (Pl. R3 = R1 + R2)



Processzor adatstruktúrák

- 2 regiszter címés processzor adatstruktúra
 - Ha az *op1 operandus olvasási címe megegyezik az eredmény címével* (összekötjük a címbiteket), akkor az ALU művelet eredménye felülírja az op1 operandust tartalmazó regisztert.
 - Ennél csak 2 regisztert kell megcímezni, de felülíródik az egyik operandust tartalmazó regiszter értéke.
 - Ha az ope1-re később is szükség van, több adatmozgatásra van szükség, mint a 3 regiszteres esetben.
Rop1 = Rop1 művelet Rop2 (P1. R2 = R2 + R3)



Processzor adatstruktúrák

- Az ALU Verilog viselkedési leírással is leírható.
- Példa 4 műveletes ALU-ra (az egyszerűség kedvéért):


```
always@(*)
case(func_code)
2'b00: out = op1 + op2; // összeadás
2'b01: out = op1 - op2; // kivonás
2'b10: out = op1 & op2 // AND
2'b11: out = op1 | op2; // OR
endcase
```

- Persze egy valódi processzornál jóval több művelet kell és ennél bonyolultabb... (lásd: MiniRISC processzor)


Processzor adatstruktúrák

A processzor adatstruktúra egy konkrét megvalósítását az oktatási célú Mini RISC 8 bites processzoron mutatjuk be. (Ez 2 regiszter címes.)

- Az adatsruktúra (kékkel körbe-
rajzolt rész) regisztertömbjébe
*az adatok a kívülről kapcsoló-
dó periféria és memória rekeszek-
ből, vagy az ALU eredmény ki-
menetéről* jöhetnek. (A vezérlő
MUX1-el választja ki.) *A perifé-
ria rekeszek is memóriaként lát-
szanak.*
- Az ALU használatát igénylő *műve-
letek esetén* az ALU kimenetén a
processzor vezérlő által beállított
funkciónak megfelelő művelet e-
redménye megjelenik, visszaíródik
az op1-et tartalmazó regiszterbe és
nem adatmozgató műveletek esetén a flag-ek a FLAG regiszterbe kerülnek.



MiniRISC processzor adatstruktúra működése




Művelet végzés lokális
adatokon (ALU művelet)


Processzor adatstruktúrák

A Mini RISC processzor adastruktúrája


- Az ALU művelet egyik operandusa konstans is lehet, nem csak egy regiszter. Ezt a vezérlő a MUX2-vel választja ki.*
- Adatmozgatás regiszteről regiszterbe:*
A vezérlő MUX2-vel RdY-t MUX1 az ALU kimenetét választja ki és az ALU funciókód által beállított műveletet az, hogy az ALU kimenete az OP2 legyen, vagyis a mozgatandó adat.
- Regiszterbe konstans adatmozgató:* Az előzőhöz hasonló, csak MUX2-vel az utasításkódból származó konstans lesz kiválasztva.



MiniRISC processzor adatstruktúra működése



Adat mozgatás regiszterből
regiszterbe



Adat mozgatás, regiszterbe
konstans


Processzor adatstruktúrák

A Mini RISC processzor adastruktúrája


- *Adatmozgatás regiszterből memóriába:*

Ilyenkor a regisztertömb RdX kimenete adja a processzor adatbusz kimenetét. *A memória címe lehet konstans* (ami a processzor utasítás kódjából származik, lásd később) és *lehet az egyik regiszter tartalma* (indirekt cím). Ezek közül a vezérlő MUX2-vel választ.


- *Adatmozgatás memóriából regiszterbe:* A vezérlő a MUX1-el a memória/periféria adat kimenetét választja ki a regisztertömb bemenetére. A memória megcímzése a regiszterből memóriába mozgatható címzésével azonos módon történik.



MiniRISC processzor adatstruktúra működése



Adatmemória/periféria
olvasás (load)



Adatmemória/periféria írás
(store)

Processzor vezérlés


A processzor vezérlés egy konkrét megvalósítását az oktatási célú 8 bites MiniRISC processzoron mutatjuk be.

- A processzor adatstruktúra vezérlője egy hagyományos állapotgépből (FSM) és ezt kiegészítő saját adatstruktúrából áll.*
- A vezérlő **utasítás vezérelt**, az utasításokat az **utasítás memóriából** olvassa.*
- Az utasítás a következő információkat tartalmazza az utasítás egyes bitmezőiben:
A végrehajtandó **művelet kódja** (mit kell csinálni), **operandus(ok) elhelyezkedése** vagy konstans operandus értéke*
- Az utasítás memóriát egy **tölthető számláló**, a **PC** (Program Counter) **címzi**.*
- Az utasítás feldolgozása **3 fázisban** (ciklusban) történik:*
 - FETCH** (utasítás **beolvasása** az IR utasítás regiszterbe),*
 - DECODE** (utasítás **dekódolása**, utasítás kódjának felismerése)*
 - EXECUTE** (utasítás **végrehajtása**, a művelet elvégzéséhez szükséges vezérlőjelek kiadása a processzor adatstruktúrának)*

Processzor vezérlés

- A FETCH ciklus alatt *az FSM a FETCH állapotban van*. A PC által *megcímzett utasításkód megjelenik az utasítás memória adat kimenetén*. A következő órajelre *az utasításkód beíródik az IR utasítás regiszterbe és a PC számol 1-et ($PC = PC + 1$)*. Ugyanekkor *az FSM állapotgép átlép a DECODE állapotba*.
- A DECODE állapotban az állapotgép *az utasítás műveleti kód bitmezőjét figyeli* (feltétel bemenete) és az ennek *megfelelő (i-edik) művelethez tartozó EXECUTEi állapotba lép* a következő órajel hatására.
- Az EXECUTEi állapotban a vezérlő *kiadja az adatstruktúrának a művelet elvégzéséhez tartozó vezérlőjeleket*.
- *A művelet a következő órajel hatására végrehajtódik és az FSM újra a FETCH állapotba lép* (ha nem észlel interruptot).

A Mini RISC processzor vezérlőjének blokkvázlata



Processzor vezérlés

Processzor vezérlés, általános tulajdonságok


- *Az utasítások végrehajtási sorrendje az ASM-nek megfelelően korlátozott, csak **maximum 2 felé ágazás lehetséges**.*
- *Az utasítás végrehajtás **normál sorrendje** esetén egy utasítás után a következő (1-el nagyobb címen levő utasítás végrehajtása következik, **$PC = PC + 1$**).*
- *Vannak **feltétel nélküli elágazó (ugró) utasítások**. Ilyenkor egy az utasítás kódja alapján **ismert címen** folytatódik az utasítás végrehajtás (**$PC = \text{Ugrási cím}$** , ami egy konstans).*
- *Léteznek **feltételes elágazó utasítások**. Ilyenkor **a feltétel teljesülése esetén ugrik ($PC = \text{Ugrási cím}$), egyébként a következő utasítást hajtja végre ($PC = PC + 1$)**. A **feltétel** általában az **ALU flag kimeneteiből** származik. A **MiniRISC** esetén a **flag-ek**: **Z** (eredmény 0), **C** (átvitel bit), **N** (2-es komplement eredmény negatív), **V** (2-es komplement túlsordulás)*

Processzor műveletvégzés

Regisztértömb alapú adatstruktúrát *ki kell egészíteni be/kimeneti interfésszel (memória, periféria), hogy az adatokat be lehessen vinni, az eredményt ki lehessen juttatni.*


Általános tulajdonságok:

- Minden adatot először beírunk a regisztértömbbe (**LOAD**)
- Műveletet csak a regiszter adatokon végzünk (pl. $R1 = R1 + R2$), de létezik közvetlen adat a programkódból (pl. $R1 = R1 + KONSTAS$)
- A részeredményeket *visszaírjuk* a regisztértömbbe
- A végeredményt *kiírjuk* memóriába/perifériába (**STORE**)
- Ezt hívjuk **LOAD/STORE** felépítésnek
- A regisztértömb mérete
 - Szószélesség: 8/16/32/64 bit, Mélység: 16/32/64 regiszter
 - Több regiszter → több reg. címbit (utasítás méret nő)
 - Több regiszter → kevesebb extra adatmozgatás (gyorsabb)
 - A 32 bites utasításméret jó kompromisszum



Processzor műveletvégzés

- Az adatstruktúra műveleti egysége az ALU (Aritmetikai Logikai Egység)
- Műveleti képességek (utasítás csoportok)
Az egyes *utasítások elnevezése (mnemonikja) sokszor processzor család specifikus* (ugyanazon műveletnek más és más nevet adnak)
 - *Adatmozgató* (MOV, LD, ST...)
 - *Aritmetikai* (ADD, SUB, MUL, DIV....)
 - *Logikai* (AND, OR, XOR, NOT...)
 - *Léptetés (shiftelés)* (SHL, SHR, ASH...)
 - *Forgatás, a shiftelés kilépő bitje visszajön belépő bitként* (ROL, ROR,...)
 - *Feltétel vizsgálat* (CMP, TST,...)
 - *Vezérlő (ugró, szubrutin hívó)* (JMP, CJMP, CALL/RET,..)
 - *Egyéb* (NOP, EI/DI, HALT,...)
- Minden művelet a szabványos adatméreten
 - 8 / 16 / 32 / 64 bit, az adott rendszer jellemzője
 - **Nagyobb adatméret:** Átvitelbittel kiterjesztett műveletvégzés




Összegzés

- **Tetszőleges digitális rendszer:**
 - Általános rendszerterv: *feladat specifikus adatstruktúra + vezérlés*
- **Processzoros rendszerek:**
 - *Általános műveletek elvégzése képes processzor adatstruktúra + ASM alapú egyszerűsített processzor vezérlőegység*
 - *Az adatstruktúra vezérlésének indirekt megadása:*
 - A PC által címzett program memóriában levő utasításba van kódolva, hogy annak végrehajtásához a proc. adatstruktúra mely vezérő jeleit kell aktivizálni
 - PC (programmemória cím)
 - programtár olvasás (aktuális utasítás)
 - dekódolt *vezérlő jelek származtatása* és végrehajtás
 - Tovább lépés: $PC = PC + 1$ vagy (feltételes) ugrás
- **Egységesített adatméret (szószéleség)**
- **Be/kimeneti interfészek**
- **LOAD/STORE működés:** külső vagy memória adatokat regiszterbe kell tölteni (LOAD) használat előtt, műveletek elvégzése, majd a regiszterben keletkező eredményt ki kell íratni a memóriába/perifériába (STORE).


MiniRISC processzor

- **Felépítése követi az adatstruktúra-vezérlő szemléletet**
- **Vezérlő:** az utasítások beolvasása, feldolgozása és ennek megfelelően az adatstruktúra vezérlése
- **Adatstruktúra:** műveletek végrehajtása az adatokon




MiniRISC processzor blokkvázlata

- A processzor egyszerűsített blokkvázlata (adatstruktúra + vezérlő a programmemóriával és adatmemóriával)



A Mini RISC utasítás feldolgozás

- A Mini RISC utasítás feldolgozás rajzos magyarázata az azonos nevű kiegészítő jegyzetben található.



Kiegészítő jegyzetek

Mini RISC IDE

A Mini RISC fejlesztő környezet (Mini RISC IDE) leírása a Mini RISC CPU jegyzet 32. oldalán kezdődik. Elolvasása a laborok processzoros részéhez feltétlenül szükséges.

MiniRISC IDE

The image shows the MiniRISC IDE interface with several components labeled in Hungarian:

- Futtatás:**
 - Szimulátorban
 - Hardveren
- Fordítás és letöltés**
- Végrehajtás vezérlése**
- Forráskód szerkesztő**
- Adatmemória tartalma**
- Kijelző vezérlőpanel**
- GPIO vezérlőpanel**
- USRT terminál**
- Assembler konzol**
- CPU állapot:**
 - PC, flag-ek, verem teteje, regiszterek tartalma
 - Végrehajtott utasítások száma
 - Elfogadott megszakításkérések száma
- Periféria vezérlőpanel:**
 - LED-ek, DIP kapcsoló
 - Nyomógombok

The IDE window shows the following content:

MiniRISC IDE - F:\Logsys\MiniRISC\Examples\Digit2\6_4\mul4bitu.s

File Edit Build Debug Help

Simulator

```
20 ;*****
21 DEF LD 0x80 ; LD regiszter (írható/olvasható)
22 DEF SW 0x80 ; SW regiszter (írható/olvasható)
23
24 CODE
25
26 ;*****
27 ;* A program kezdődhet a 0x00 címen is.
28 ;* a megszakításokat kell elhelyezni, amelyek a
29 ;* megfelelő programrészre ugranak. Ha nem használunk megszakítást, akkor a
30 ;* program kezdődhet a 0x00 címen is.
31 ;*****
32 start:
33     mov r0, SW ; Beolvassuk a kapcsolók állapotát.
34     ; SW[7:4] = Szorzandó SW[3:0] = Szorzó
35     mov r1, r0 ; A szorzót (SW[3:0]) az r1 regiszterbe másoljuk
36     and r1, #0x0f ; és nullázzuk a felső 4 bitet.
37     and r0, #0xf0 ; Az alsó biteket nullázva r0 tartalmazza a szorzandót.
38     ; r1 tartalmazza a szorzót.
39     ; r2 tartalmazza a szorzatot.
40     ; r3 tartalmazza a szorzatot.
41     ; r4 tartalmazza a szorzatot.
42     ; r5 tartalmazza a szorzatot.
43     ; r6 tartalmazza a szorzatot.
44     ; r7 tartalmazza a szorzatot.
45     ; r8 tartalmazza a szorzatot.
46     ; r9 tartalmazza a szorzatot.
47     ; r10 tartalmazza a szorzatot.
48     ; r11 tartalmazza a szorzatot.
49     ; r12 tartalmazza a szorzatot.
50     ; r13 tartalmazza a szorzatot.
51     ; r14 tartalmazza a szorzatot.
52     ; r15 tartalmazza a szorzatot.
```

Processor state

PC	IF	IE	V	N	C	Z
02						

Stack

00	01	02	03	04	05	06	07
0000							

Registers

r0	r1	r2	r3	r4	r5	r6	r7
69	69	00	00	00	00	00	00
00	00	00	00	00	00	00	00
r8	r9	r10	r11	r12	r13	r14	r15

Instructions

2

Interrupts

0

LEDs (0x80)

0	1	2	3	4	5	6	7
							00

Switches (0x81)

0	1	2	3	4	5	6	7
							69

Buttons (0x84)

BT	BTIE	BTIF

Assembler console

Memory USRT terminal (0x80) Display (0x90) GPIO

LOGSYS MiniRISC v2.0 assembler v1.0
Copyright (C) 2013 LOGSYS, Tamas Raikovich

Processing the source file 'F:\Logsys\MiniRISC\Examples\Digit2\6_4\mul4bitu.s'...

Generating the LST file...

Generating the HEX file...

Generating the SVF file...

Generating the DBGDAT file...

MiniRISC assembler completed with 0 error(s).

Length: 3927 Lines: 58 Line: 36 Column: 0 Selection: 0 | 0 INS


Digitális Technikai

8. EA vége

A további diák a MiniRISC vezérlő Verilog HDL megvalósításának részleteit ismertetik a LOGSYS Spartan3E250 kártyán, demonstrálják a HW működését egy szimulációval és bemutatják a MiniRISC assembler program tulajdonságait és használatát parancssorból

MiniRISC processzor Verilog HDL

- A Verilog HDL projekt kicsit „összetettebb” az eddig megismerteknél, de egy teljes processzoros rendszer esetén ez természetes
- A fő komponensek:
MiniRISC CPU:
vezérlés + adatstruktúra
Perifériák:
Külső, belső egységek
- És ez még csak a HW...



MiniRISC processzor implementáció

- A szintézis szerint a MiniRISC processzor kb. az FPGA 50%-át foglalja el

Device Utilization Summary					
Logic Utilization	Used	Available	Utilization	Note(s)	
Number of Slice Flip Flops	641	4,896	13%		
Number of 4 input LUTs	2,321	4,896	47%		
Number of occupied Slices	1,414	2,448	57%		
Number of Slices containing only related logic	1,414	1,414	100%		
Number of Slices containing unrelated logic	0	1,414	0%		
Total Number of 4 input LUTs	2,432	4,896	49%		
Number used as logic	1,624				
Number used as a route-thru	111				
Number used for Dual Port RAMs	604				
Number used for 32x1 RAMs	64				
Number used as Shift registers	29				
Number of bonded IOBs	68	108	62%		
Number of RAMB16s	10	12	83%		
Number of BUFGMUXs	1	24	4%		
Number of BSCANs	1	1	100%		
Average Fanout of Non-Clock Nets	4.15				

- Az időzítési adatok alapján a szükséges 16MHz-es sebesség bőven teljesül

Timing Summary:

Speed Grade: -4

Minimum period: 14.545ns (Maximum Frequency: 68.752MHz)

Minimum input arrival time before clock: 8.353ns


Maximum output required time after clock: 7.094ns

Maximum combinational path delay: No path found

MiniRISC processzor szimuláció

- **A szimulációt támogató fájlok**
 - A minirisc_system_TF.v szimulációs tesztkörnyezet
 - A MiniRISC_alap.wcfg szimulációs hullámforma ablak konfigurációs fájl
- **A szimuláció menete:**
 - Az aktuális code.hex és data.hex fájlok bemásolása
 - Az ISE átkapcsolása szimulációs módba
 - A minirisc_system_TF.v fájl kiválasztása
 - Az ISim szimulátor indítása viselkedési módban
 - Szimulációs idő beállítása 187,5ns-ra == 1 utasítás

MiniRISC processzor szimuláció



MiniRISC processzor szimuláció

- **Megfigyelhető a belső működés, tetszőleges részletességgel (de erre ritkán vagyunk kíváncsiak)**
 - Vezérlő állapota, PC, IR tartalma
 - A FETCH–DECODE–EXEC ciklus
 - Utasításkód alapján
 - az utasítás mnemonik megjelenítése, disassembler funkció, (bináris kódból utasítás neve, paramétereinek értelmezése), de címkék, azonosítók/változónevek nincsenek
 - ALU operandusok és a művelet eredménye
 - Flagek értéke (Z,C,N,V)
 - Busz adatátvitel paramétere, iránya és időzítése
 - Elemi perifériák (LD, SW, BT) értékei

MiniRISC processzor szimuláció

- A valódi programok működése jellemzően sokkal hosszabb futásidőt igényel
- Az idődiagram itt nem áttekinthető, nem jelent segítséget, viszont minden részletében megfigyelhető a rendszer, ha szükséges
- Esetleg speciális perifériáknál SW-HW együttes fejlesztése
- Fontosabb egy jó programozói modell, ami a processzor műveleti szintjét, belső állapotát jeleníti meg (PC, program forráskód, regiszterek, memória)

MiniRISC assembler


- A MiniRISC processzor felhasználói programjait alacsonyszintű (gépközei) programnyelven készíthetjük el és fordíthatjuk futtatható bináris kódra.
- Az assembly nyelven megírt programok lefordítása a LOGSYS MiniRISCv2-as assemblerrel lehetséges
- Konkrét programfejlesztési részletek az előadás végén

MiniRISC kódgenerálás az assemblerrel

- Futtatása parancssorból: *MiniRISCv2-as filename.s*
 - A *filename.s* assembly forrásfájlt beolvassa és ha nincs benne hiba, lefordítja és generálja a következő fájlokat
 - *filename.lst* assembler listafájl címekkel, címkékkel, azonosítókkal, utasításkódokkal
 - *code.hex* szöveges fájl a Verilog kódból történő programmemória inicializáláshoz
 - *data.hex* szöveges fájl a Verilog kódból történő adatmemória inicializáláshoz
 - *filename.svf* a LOGSYS GUI-val letölthető, a program- és adatmemória tartalmát inicializáló SVF fájl
 - *filename.dbgdat* a debug információkat tartalmazó fájl
 - Az esetleges hibaüzenetek a konzolon jelennek meg
- A MiniRISC assembler a MiniRISC IDE integrált részét képezi, a parancssorból való futtatása ezért nem gyakori, de egy példa kedvéért bemutatjuk.

MiniRISC kódgenerálás az assemblerrel

- Futtatása parancssorból:
MiniRISCv2-as filename.s
– *Forrásprogram: demo_add.s*



```

C:\Windows\System32\cmd.exe
Microsoft Windows [verziószám: 6.1.7601]
Copyright (c) 2009 Microsoft Corporation. Minden jog fenntartva.

d:\DTLab\Lab8\src>MiniRISCv2-as demo_add.s
LOGSYS MiniRISC v2.0 assembler v1.0
Copyright (C) 2013 LOGSYS, Tamas Raikovich

Processing the source file 'demo_add.s'...
Generating the LST file...
Generating the HEX files...
Generating the SVF file...
Generating the DBGDAT file...
LOGSYS MiniRISC v2.0 assembler completed with 0 error(s).

d:\DTLab\Lab8\src>
```


MiniRISC kódgenerálás az assemblerrel

- **Fordítás eredménye:**
 - Generált lista fájl: demo_add.lst

```
Lister - [d:\LOGSYS\MiniRISC_final\MiniRISC_IDE\assembler\demo_add.lst]
Fájl Szerkesztés Beállítások Kikódolás Súgó 100%

LOGSYS MiniRISC v2.0 assembler v1.0 list file
Copyright (C) 2013 LOGSYS, Tamas Raikovich
Source file: demo_add.s
Created on : 2014.11.02. 14:36:58

S Addr Instr Source code
-----
                                CODE

C 00 D000 mov r0, 0x00 ; REG[0] = DMEM[0]
C 01 D101 mov r1, 0x01 ; REG[1] = DMEM[1]
C 02 F100 add r1, r0 ; REG[1] = REG[1] + REG[0]
C 03 9103 mov 0x03, r1 ; DMEM[3] = REG[1]

                                DATA
D 00 DB 0x20, 0x14
|
```

MiniRISC kódgenerálás az assemblerrel

- **A generált memória tárgykód fájlok:**

- A kész kódfájlokat elérhetővé tesszük a Verilog HDL projekt számára (átmásoljuk az ISE projekt könyvtárba)

```
initial
    $readmemh("code.hex", prg mem, 0, 255);
```

```
initial
    $readmemh("data.hex", data mem, 0, 127);
```

code.hex

data.hex

[illegible]

20
14
00
00
.
.
.
00
00
00
00