

BUDAPESTI MŰSZAKI ÉS GAZDASÁGTUDOMÁNYI EGYETEM VILLAMOSMÉRNÖKI ÉS INFORMATIKAI KAR MÉRÉSTECHNIKA ÉS INFORMÁCIÓS RENDSZEREK TANSZÉK

# Digitális technika (VIMIAA03) 2. gyakorlat és laboratórium

Raikovich Tamás BME MIT



### 1. feladat: HW "Hello World!"

- 8 db LED vezérlése a 8 bites DIP kapcsolóval a LOGSYS Spartan-3E FPGA kártyán
  - − DIP kapcsoló → FPGA bemenet: kék huzalozás
  - − FPGA kimenet → LED: piros huzalozás
  - Mi legyen megvalósítva az FPGA logikában?
- Mint az előző alkalommal, de most Verilog HDL-ben



### 1. feladat: HW "Hello World!"

Az elvi kapcsolási rajz a szükséges paraméterekkel (nem tananyag, csak érdeklődőknek !)



#### 1.a feladat – A projekt létrehozása

- A Xilinx ISE Design Suite 14.6 fejlesztői környezetet használjuk az FPGA fejlesztéshez
- Új projekt létrehozása: File → New Project...

BME-MIT

Create New Project Specify project loc	tation and type.	Projekt név
Enter a name, locatio	ns, and comment for the project	labuz
Name:	lab02	
Location:	E:\Egyetem\vimiaa03\labor\2\lab02	
Working Directory:	E:\Egyetem\vimiaa03\labor\2\lab02	A projekt
Description:		elérési útja
Select the type of top	-level source for the project	HDL, mert
Select the type of top Top-level source typ HDL	-level source for the project e:	HDL, mert Verilog-ot
Select the type of top Top-level source typ HDL	e:	HDL, mert Verilog-ot

#### 1.a feladat – A projekt létrehozása

#### A használt eszköz beállítása: XC3S250E-4TQG144C

lect the device and design flow for the proje	ct		
Property Name	Value	<b>^</b>	Eamily: Spartan3E
Evaluation Development Board	None Specified	~	ranny. Spartanst
Product Category	All		
Family	Spartan3E		Device XC3S250F
Device	XC3S250E	4	Device. AC55250L
Package	TQ144	-	
Speed	-4		Package: TQ144
op-Level Source Type	HDL		
Synthesis Tool	XST (VHDL/Verilog)	~	Speed: -4
Simulator	ISim (VHDL/Verilog)	~	opecar i
Preferred Language	Verilog	×	
Property Specification in Project File	Store all values	~	
Manual Compile Order			
/HDL Source Analysis Standard	VHDL-93	~	
Enable Message Filtering		~	

BME-MI

### 1.a feladat – Verilog modul hozzáadása

#### Adjunk az üres projekthez egy Verilog modult: lab02\_1a

Design         View:       Implementation         Implementation       Implementation         Hierarchy       Implementation         Implementation       Implementation		
Image: Second state sta	iles       New Source Wizard         Select Source Type       Select source type, file name and its         Select source type, file name and its       IP (CORE Generator & Architect         Schematic       User Document         IV Verilog Module       Verilog Module         Verilog Iest Fixture       VHDL Module         VHDL Library       VHDL Package         VHDL Test Bench       Embedded Processor	location. ure Wizard) Név: lab02_1a Ele name: lab02_1a Logation: E:\Egyetem\vimiaa03\labor\2\lab02
	Típus: Verilog modu	I Elérési út ✓ Add to project
	More Info	<u>N</u> ext > Cancel

BM

#### 1.a feladat – Verilog modul hozzáadása

• A modul portjait majd begépeljük

BM

• Létrejön a Verilog modul váza, amit ki kell egészíteni

dule name	lab02_1a							A Verilog
	Port Name	Direc	tion	Bus	MSB	LSB	^	modul váza
		input	~				_	
		input	~				_	
		input	$\sim$			75		
	Maradion üres	en	~				1	`timescale 1ns / 1ps
			~			<u></u>	2	
		input	~			=	2	
		input	~			5	3	module lab02 1a(
		input	~			E	1	· · ·
		input	$\sim$			12	4	) i
		input	~			-	5	
More Info			< Ba	rck	Next >	1	6	endmodule
Hore mile					Tier >	14	0	Chamodarc

#### **Verilog HDL ismeretek**

Verilog modul felépítése, részei

- A Verilog nyelv hierarchikus, egymásba ágyazott funkcionális egység (modul) alapú tervezési megközelítést használ
  - A legfelső (top-level) modul kapcsolódik az eszköz lábaihoz
- A modul deklarálásának gyakorlatban használt szintaxisa

#### A modul neve



A portok deklarálása a modul fejlécében, a port listában. A "külvilággal" való kapcsolat.

assign result = op1 & op2;

A funkcionalitás leírása a modul "törzsében"

endmodule

BME-MI

#### **Verilog HDL ismeretek**

Modul portjainak megadása

- A portok deklarálásának szintaxisa input wire [7:0] op1 irány típus méret név
- Irány
  - Bemeneti port: input
  - Kimeneti port: output
- Típus

BME-MI'

- wire: vezeték (alapértelmezett, ha nem adjuk meg)
- reg: tároló is lehet belőle (csak kimeneti portra adható meg)
- Méret:  $[j:i] \rightarrow a$  port mérete |j-i| + 1 bit
  - i a legkisebb helyiértékű bit (LSb) sorszáma
  - j a legnagyobb helyiértékű bit (MSb) sorszáma
  - Jellemzően N-1:0 (pl. 7:0), de lehet más is
  - Ha nem adjuk meg, akkor a port mérete 1 bit lesz

#### 1.a feladat – A portok megadása

- A modul fejlécében adjuk meg a portokat
- Most 1 bites portokat használjunk
  - 8 darab bemenet: sw0, sw1, ..., sw7
  - 8 darab kimenet: *Id0, Id1, ..., Id7*

```
module lab02_1a(
    input wire sw0,
    input wire sw1,
    input wire sw1,
```

output wire 1d0,

); BME-MI'

#### Verilog HDL ismeretek Folytonos értékadás

Logikai kapcsolat megadása wire típusú jelek esetén assign result = op1 & op2; assign wire\_jel = kifejezés;

- A wire\_jel által reprezentált értéket a kifejezés minden pillanatban meghatározza (folytonos értékadás), ez a kombinációs logika leírásának felel meg
- Az értékadás az LSb-től kezdve bitenként történik

BME-MI'



#### 1.a feladat – A modul funkciójának leírása

- A modul törzsében írjuk le a megvalósítandó funkciót
- Az adott *ld* port kapja meg a megfelelő *sw* port értékét
   Ehhez 8 darab *assign* utasítás szükséges

```
module lab02_1a(
    i i i
);
assign ld0 = sw0;
assign ld1 = sw1;
i i
endmodule
```

BME-MIT

#### 1.a feladat – A portok és az FPGA lábak összerendelése

#### Adjunk a projekthez egy UCF fájlt: lab02

I

Design +	+ ロ & ×	
View:  Vi	10.	
Hierarchy		
i aboz → i xc3s250e-4tq144	> New Source Wizard	×
□ Iab02_1a (lab02_1a.v)		
New Source	Select source type, file name and its location.	
🖾 🚽 Add Source	BMM File	
Add Copy of Source	ChipScope Definition and Connection File	
Martual Compile Order	Implementation Constraints File	Név: lab02
Ui forrásfáil	MEM File	
File/Dath Display	Schematic     Schematic     Schematic	<u>F</u> ile name:
File/Path Display	Verilog Module	lab02
Expand All	W Verilog Test Fitture	Location:
Collapse All	VHDL Library	E:\Egyetem\vimiaa03\labor\2\lab02
A Find Ctrl+F	P VHDL Package	1
Design Properties	Típus: Implementation	Elérési út
	Constraints File	Add to project
	More Info	Next > Cancel
BME-MIT		

#### 1.a feladat – A portok és az FPGA lábak összerendelése

Az UCF fájlban adjunk meg minden porthoz egy FPGA lábat

- NET "port bit" LOC="FPGA láb";
- A kapcsoló bitek az UCF fájlban: sw0 ... sw7
- A LED bitek az UCF fájlban: Id0 ... Id7

NET "sw0" LOC="P101"; | | | | | NET "ld0" LOC="P59";

BME-MT

LED	LD7	LD6	LD5	LD4	LD3	LD2	LD1	LD0
FPGA láb	P43	P50	P51	P52	P53	P54	P58	P59
Kapcsoló	7	6	5	4	3	2	1	0
FPGA láb	P47	P48	P69	P78	P84	P89	P95	P101

FPGA labor

### 1.a feladat – Kipróbálás a hardveren

- A fejlesztői környezetben generáljuk az FPGA konfigurációs fájlt (BIT fájl)
- A Logsys GUI-val programozzuk fel az FPGA-t
  - 1. Az 5 V-os tápfeszültség bekapcsolása
  - 2. A JTAG funkció megnyitása
  - 3. Az eszközök felderítése a kártyán
  - 4. A BIT fájl letöltése az eszközre
- Próbáljuk ki a működést a hardveren

BME-MIT



### 1.a feladat – Kipróbálás a hardveren

I Logsys Control Panel	·- D	×
<u>F</u> ile <u>V</u> iew <u>W</u> indow <u>H</u> elp		
DC023 # ×	🖌 Download ( DC023) 🚽 🗸	
Info LOGSYS development cable	JTAG JEvices in the JTAG chain:	JTAG d
Control Communication	Query JTAG chain XC3S250E (Xilinx)  Configure the selected device	evice data
CLK UART	Clear Log	base
Power Voltage ↓SV On ↓Log to file Measurement +SVout: 4,94 ∨ Maximum Value: 500 ♀ mA I/Oref: 3,31 ∨ Critical Value: 90 ♀ % JTAGref: 2,51 ∨ Samples/Second: 10 ♀	Found 1 device(s) in the JTAG chain.	
045,00	<	£.

FPGA labor

BME-MIT

#### 1.b feladat – Bitvektorok használata

A leírás nagymértékben egyszerűsíthető, ha egybites portok helyett több bites portokat (azaz bitvektorokat) használunk. Az előzőekhez hasonlóan végezzük el az alábbiakat:

- Adjunk a projekthez egy új Verilog modult: *lab02\_1b* 
  - Legyen ez a top-level modul: jobb klikk → Set as Top Module
  - Az UCF fájl az új modul alá kerül (ha nem: eltávolítás, majd hozzáadás)
- A modul portjai legyenek most 8 bitesek

input wire [7:0] sw, output wire [7:0] ld

BME-MI'

- A funkció leírásához most egyetlen assign elegendő assign ld = sw;
- Az UCF fájlban a sorszámukkal hivatkozhatunk a port bitekre
  - sw<0>, ..., sw<7> és ld<0>, ..., ld<7> (pl. NET "ld<0>" LOC="P59")

A szimulátor segítségével ellenőrizhető az elkészült rendszer egészének vagy egy részének megfelelő működése a hardver nélkül is

- Bemeneti adatok: a tesztelendő modul bemenetei
  - A tesztkörnyezetben adjuk meg, hogy egymás után milyen értékek kerüljenek a bemenetekre
- Eredmény: idődiagram formájában

BME-MI'

 A tesztkörnyezetben (és kiegészítéssel az almodulokban) lévő belső jelek időbeli változását mutatja grafikusan

Name	Value		100 ns	200 ns	300 ns	400 ns
🕨 📷 sw[7:0]	129	0	85	23	X	
🕨 📲 Id[7:0]	129	0	85	23	*	

- A szimuláció nagyon fontos, de mi idő hiányában többször is el fogunk tekinteni ettől
- Most szimulálni fogjuk a lab02\_1b modult
- Váltsunk át implementációs nézetről szimulációsra
- Tesztkörnyezet hozzáadása: lab02\_1b\_test

BN

Desig	gn	> New Source Wizard		×	
ľ	View: 🔿 🄯 Implementation 💿 醥 Simulation	Select Source Type			
6	Behavioral	Select source type, file name and its location.			
	Hierarchy lab02 xc3s250e-4tq144 lab02_1a (lab02_1a.v) lab02_1b (lab02_1b.v) New Source Add Source Add Copy of Source	BMM File ChipScope Definit Part ChipScope Definit Part CORE Generator & Architecture Wizard) MEM File Schematic User Document Verilog Test Fixture Verilog Test Fixture VHDL Library VHDL Library VHDL Test Bench	b02_1b_test Ele na : lab02_1b_test Logation: E:\Egyetem\vimiaa03\labor\2\lab02		Tesztelendő modul: lab02_1b
U	i torrastali 🕩 🛛	Embedded Processor		Nev	v Source Wizard
	Expand All Collapse All	ípus: Verilog	Add to project	←Asso	ciate Source Select a source with which to associate the new source
	A Find Ctrl+F	oct Eivturo	Fláráci út 💳		
		CSUTINUTE			
	Design Properties			lab02	
				lab02	_1b
E-N	AIT A				1.1/-1



### **Verilog HDL ismeretek**

Numerikus konstansok megadása

- A numerikus konstansok megadásának szintaxisa <bitek száma>'<számrendszer><numerikus konstans>
- Bitek száma: a konstans mérete bitekben
  - Az alapértelmezett méret 32 bit, ha nem adjuk meg
- Számrendszer: decimális az alapértelmezett, ha nincs megadva
  - Bináris: b, oktális: o, decimális: d, hexadecimális: h
- A numerikus konstans a számrendszer digitjeivel adható meg
  - A '\_' karakter használható a számjegyek szeparálásához
- Példák

BME-MI

- 8'b0000\_0100: 8 bites bináris konstans, értéke 4
- 6'h1f: 6 bites hexadecimális konstans, értéke 31
  - Binárisan: 6'b01\_1111
- 128: 32 bites decimális konstans
  - Binárisan: 32'b0000000\_0000000\_0000000\_1000000

 Egészítsük ki a tesztkörnyezetet néhány bemeneti adattal (tesztvektorok) az *initial* blokkban, az értékadások között várjunk 100 ns ideig

```
sw = 8'h55; //Decimális értéke 85
#100;
sw = 8'd23;
#100;
sw = 8'b1000 0001; //Decimális értéke 129
```

• Indítsuk el a szimulációt a tesztkörnyezetre

Design Wew: 〇 祢 Implementation ④  Simulation	+ D B X	No Processes Running
Behavioral	~ [	Processes: Jab02 1b test
Hierarchy Hierarchy xc3s250e-4tq144 Lab02_1a (lab02_1a,v) Lab02_1b_test (lab02_1b_test.v) U uut - lab02_1b (lab02_1b,v)		ISim Simulator Behavioral Check Syntax Simulate Behavioral Model



- A jelek sorrendjének módosítása az idődiagramon

   A bal egérgombot lenyomva tartva húzzuk a
   jelet a kívánt pozícióba
- Helyes a működés, ha az *ld* kimeneten ugyanazt az értéket látjuk, mint az *sw* bemeneten
- Az implementációs nézetre váltva az előzőekhez hasonlóan generálható az FPGA konfigurációs fájl
- Próbáljuk ki ezt a változatot is a hardveren

BME-MI



### 2. feladat – Logikai műveletek



#### **Verilog HDL ismeretek**

Bitenkénti és bitredukciós operátorok

#### Logikai műveletek leírása a bitenkénti és bitredukciós operátorokkal

Művelet	Bitenkénti operátor	Bitredukciós operátor
NOT	~	nincs ilyen
AND	&	&
NAND	nincs ilyen	~&
OR		l
NOR	nincs ilyen	~
XOR	^	٨
XNOR	nincs ilyen	~^

BME-MIT

**<u>Bitenkénti operátorok</u>:** vektorok esetén bitenként hajtódik végre assign res = op1 & op2;



Bitredukciós operátorok: egyetlen vektor bitjein hajtanak végre műveletet, az eredmény 1 bites assign res = &op1;



## **Verilog HDL ismeretek**

Indexelő operátor

Több bitből álló jel (vektor) egy részének kiválasztása az indexelő operátorral lehetséges vektor\_jel[i], vektor\_jel[j:i]

- [i] kiválasztja a vektor i-edik bitjét
- **[j:i]** kiválasztja a vektor j-edik és i-edik bitje közötti részét (a határokat is beleértve)

### 2. feladat – Logikai műveletek

- Adjunk a projekthez egy új Verilog modult: *lab02\_2* 
  - Legyen ez a top-level modul: jobb klikk → Set as Top Module
  - Az UCF fájl az új modul alá kerül (ha nem: eltávolítás, majd hozzáadás)
- Adjuk meg a modul portjait
  - bt: 2 bites wire típusú bemenet
  - Id: 7 bites wire típusú kimenet
- Adjuk meg a bemenetek és kimenetek közötti kapcsolatokat
  - A bitenkénti operátorokkal: assign ld[1] = bt[0] & bt[1];
  - Vagy a bitredukciós operátorokkal: assign ld[1] = &bt;
- Módosítsuk az UCF fájlt

BME-MI

- A megjegyzések (kommentek) kezdetét a # karakter jelzi
- Az sw portbitek nem kellenek, kommentezzük ki
- Az Id<7> portbit nem kell, kommentezzük ki
- Adjuk hozzá a bt portbiteket (bt<0>: P38, bt<1>: P36)

### 2. feladat – Logikai műveletek

- Generáljuk az FPGA konfigurációs fájlt (BIT fájl)
- A Logsys GUI-val programozzuk fel az FPGA-t
- Próbáljuk ki a működést a hardveren
- Az első két labor alapján a kapcsolási rajz vagy a Verilog HDL használata volt könnyebb?