

20.....év ...hó ...nap

NÉV:..... Neptun kód:..... GYAK Kurzus:.....

A feladatokat önállóan, meg nem engedett segédeszközök használata nélkül oldottam meg:

Olvasható aláírás:.....

Kedves Kolléga! *A kitöltést a dátum, név és aláírás rovatokkal kezdje!* Az alábbi kérdésekre a válaszokat - ahol lehet - mindig a feladatlapon oldja meg! A feladatok megoldása során a részletes kidolgozást nagyfeladatonként külön papíron végezze, (egyértelműen jelölje, hogy melyik lap melyik feladathoz tartozik, a papírra már a kezdetkor írja rá a nevét és Neptun kódját) és ezeket a papírokat is adja be a dolgozatával! A kérdésekre a táblázatok vagy a pontozott vonalak értelemszerű kitöltésével válaszoljon, hacsak külön másként nem kérjük. *Mindenütt a legegyszerűbb megoldás éri a legtöbb pontot.* Jó munkát!

E:  
F1:  
F2:  
F3:  
Σ :

**Ellenőrző kérdések (25p)**

**E1. (3p)** Végezze el az előírt átalakításokat!

Kiinduló adat:	Kért talakítás:	Átalakított adat:
2-es komplement: 1010	decimális	
BCD: 1001 0100	decimális	
Hexadecimális: AE	bináris	

**E2. (2p)** Írja le a Boole algebra De’Morgan tételének 2 féle alakját 2 változóra (A, B)!

**E3. (1p)** Egyszerűsítse az alábbi Boole kifejezést!


$A + \overline{AB} = \dots\dots\dots$

**E4. (2p)** Az alábbi Boole algebrai kifejezés egy ismert funkcionális elemet ír le. Adja meg a funkcionális elem pontos nevét és jeleinek funkcióját!

$assign\ y = (A[0] \& B[0] \mid \sim A[0] \& \sim B[0]) \& (A[1] \& B[1] \mid \sim A[1] \& \sim B[1]);$

neve:..... A[1:0], B[1:0]:..... y:.....;

**E5. (2p)** Egészítse ki az alábbi összeadót, hogy az egy sub\_ab bemenettel vezérelhető 1 bites összeadó/kivonót valósítson meg (sub\_ab = 0: a + b, sub\_ab = 1: a-b)!



**E6. (2p)** Megadtuk az *f* függvény definícióját igazságtáblával.

**a.** Írja le a függvényt megvalósító kombinációs hálózatot Verilog nyelven, *minimalizálatlan SOP alakban*, közvetlenül a mintermeket specifikálva! (1p)

A(4)	B(2)	C(1)	f
0	0	0	1
0	0	1	1
0	1	0	1
0	1	1	0
1	0	0	0
1	0	1	0
1	1	0	0
1	1	1	1

**assign f =**.....


**b.** Az ABC bemenetre 3 bites előjel nélküli bináris számokat adunk {A, B, C}. Adja meg a függvényt a *legegyszerűbb* Verilog formában, ha csak a <, >, | operátorokat használhatja ! (1p)

**assign f =**.....

**E7.** (2p) Adja meg egy szinkron törölhető (r), és szinkron 1-be írható (s) D flip-flop Verilog leírását! (Legyen r a nagyobb prioritású.) A leírást elkezdtük, folytassa!

```
wire r, s, d;
reg q;
always@(.....)
if(.....) q <=.....
else if(.....) q <= .....
else q <= .....
```

**E8.** (3p) a. Milyen funkcionális elem blokkvázlata látható az alábbi rajzon?



Funkcionális elem pontos neve:

.....

b. Írja be az alábbi táblázatba a megfelelő M1M0 kombináció alá, hogy annak hatására mit csinál a funkcionális elem! Az elemnél megszokott szavakat használjon!

M1M0:	00	01	10	11
Funkció	.....	.....	.....	.....

**E9.** (1p) Egészítse ki az alábbi Verilog leírást, hogy az egy 2/1-es busz multiplexert valósítson meg!

wire [7:0] I0, I1; wire s; reg[7:0] out;	always@(.....) case(.....) 0: ..... 1: ..... endcase
--	--

**E10.** (2p) Válaszoljon az alábbi **STACK**-re vonatkozó kérdésekre ill. húzza alá a megfelelő választ!


- a. Hova kerül a bele írt adat? a tetejére az aljára máshova  
b. Olvasáskor honnan származik az olvasott adat? a tetejéről az aljáról máshonnan

**E11.** Mely állítások igazak és melyek hamisak? Jelölje **+ -al az igaz, -al a hamis** állításokat! (5p)

1.	A diszjunktív normál alakban (DNF) annyi szorzat tag van, ahány 1-es az igazságtáblában.	
2.	Egy 3 bites kiválasztó bemenetű multiplexerrel és a logikai konstansokkal tetszőleges 3 változós logikai függvény megvalósítható.	
3.	Többkimenetű logikai hálózat legegyszerűbb megvalósítását mindig a kimenetenkénti minimalizálás adja.	
4.	Egy Moore modell szerint működő szinkron sorrendi hálózat kimenete mindig csak az órajel hatására változhat.	
5.	Az előjel nélküli számok összeadására képes összeadó a 2-es komplementű számokat is helyesen adja össze.	

**Feladatok:**

**F1.** (11p) Adott egy FSM az alábbi **kódolt állapotgráffal**. Állapotok: A,B,C,D. Bemenetek: clk, rst (hatására az A-ba megy), x. Kimenet: z. Az állapotkódolást és z-t megadtuk. **Készítse el az FSM Verilog leírását** külön az **állapotregiszter**, külön a **next\_state logika** és külön a **kimeneti logika** megadásával! A leírást elkezdtük, fejezze be!



a. Milyen modell szerint működik? Húzza alá a megfelelőt! (1p) Mealy Moore

Verilog leírás:

**A konstans és változó deklarációk.** (2p)

```
localparam [1:0] A = 2'b00, B = ....., C = ....., D = .....;
reg [1:0] s, next_state;
wire z;
```

<pre>//Állapotregiszter (2p): always@( ..... )    if (rst) s &lt;= .....    else ..... &lt;= .....  //Kimeneti logika (2p): Adja meg a legegyszerűbb Boole algebrai alakot! (1p)  assign z = .....  Adja meg az == operátort használó legegyszerűbb alakban! (1p)  assign z = .....</pre>	<pre>//Next_state logika (4p): always@( ..... ) begin   case (s)     A: if(...) next_state &lt;= .....;      else .....     B: if(...) next_state &lt;= .....;      else .....     C: if(...) next_state &lt;= .....;      else .....     D: if(...) next_state &lt;= .....;      else .....      default: .....   endcase end</pre>
---	--

**F2.** (12p) Tervezze meg egy impulzushossz mérő **adatstruktúráját!** (A vezérlőt nem kell megtervezni. A rendszerórajel 16 MHz frekvenciájú.) Az impulzushossz mérő egy külső **start** jelre (egy órajel hosszú órajellel szinkron impulzus) kezdi a mérést. Megméri az **in\_pulse** bemeneten érkező jel felfutó éle és lefutó éle között eltelt időt, 1 usec felbontással. Ha kész a méréssel, azt az **rdy** kimenetén 1-el jelzi. Az eredmény (**result[15:0]**) ekkor a **REG16** regiszterben található az újabb mérés kezdetéig. Újabb start jelre rdy = 0 lesz és újra kezdődik a mérés. Bekapcsolás után az eredmény 0-át mutat.

A megvalósítás: Az impulzus hosszát egy 1us-onként 1 órajel hosszú impulzus (**us1**) hatására lépő 16 bites törölhető bináris felfele számlálóval (**BIN\_CNT16**) mérjük. A us1 jelet a **PS** előosztó modul állítja elő. Az esetleges túlsordulással nem foglalkozunk. A számláló adat kimenetére egy 16 bites törölhető regisztert (**REG16**) csatlakoztatunk, ennek kimenetén jelenik majd meg az eredmény. A fel és lefutó él figyeléséhez egy éldetektort (**edge\_detect**) használunk. Ennek **rise** kimenete 1 órajel hosszú impulzussal jelzi, a ha fefutó élet észlelt, a **fall** kimenete pedig ugyanígy viselkedik lefutó él esetén. Az éldetektor engedélyezhető (**en\_detect**). A start jel hatására a vezérlő engedélyezi az éldetektort és törli rdy-t. Az éldetektor rise jele törli PS-t és BIN\_CNT16-ot, mely ezután elkezd felfele számolni. Az éldetektor fall jele áttölti a számláló aktuális értékét a REG16 regiszterbe, melynek kimenete szolgáltatója az eredményt (result[15:0]), a vezérlő letiltja az éldetektort, a rdy jelet 1-be állítja és alapállapotba kerül.

A feladat megoldását részfeladatokra bontottuk.

- Tervezze meg a BIN\_CNT16 16 bites bináris felfele számlálót. A számláló törölhető (rst), engedélyezhető (en), végérték jelző kimenettel rendelkezik (tc). Adja meg a Verilog leírását! A leírást alább elkezdtük, fejezze be! A tc leírását úgy adja meg, hogy ne szerepeljen benne konstans! (4p)
- Állítsa elő az **us1** jelet lefele számlálóval, ha az órajel fekvenciája 16 MHz! (1us-onként 1 órajel hosszú impulzus.) Adja meg a Verilog leírását! (4p)
- Kösse össze az adatstruktúra elemeit egymással az alábbi példányok interfészének megfelelő kitöltésével! (4p)

```
edge_detect edge_dtetect(.clk(.....), .rst(.....), .en(.....), .in(.....), .rise(rise), .fall(fall));
PS PS (.clk(.....), .rst(.....), .us1(us1));
BIN_CNT16 BIN_CNT16 ( .clk( .....), .rst(.....), .en(.....), .tc(), .q(q));
REG16 REG16 ( .clk( .....), .rst(.....), .ld(.....), .d(.....), .q(.....));
```

<pre>a. // 16 bites bináris számláló Verilog leírása(4p): <b>module</b> BIN_CNT16( input clk, rst, en, output tc, output reg [15:0] q);  assign tc = .....  always @(posedge clk) begin if (rst) q &lt;= ..... else ..... end <b>endmodule</b></pre>	<pre>b. Állítsa elő az <b>us1</b> jelet lefele számlálóval, ha az órajel fekvenciája 16 MHz! (1us-onként 1 órajel hosszú (62.5ns) impulzus.) Adja meg a Verilog leírását! (4p)  <b>module</b> PS(input clk, rst, output us1) reg [3:0] q wire us1; assign us1 = .....  always@(.....) begin if(rst) q &lt;= ..... else ..... end</pre>
--	--

- IMSC** ( 5p) Tervezze meg külön lapon az edge\_detect logikát! (Adja meg a Verilog leírását!)

