



BUDAPESTI MŰSZAKI ÉS GAZDASÁGTUDOMÁNYI EGYETEM  
VILLAMOSMÉRNÖKI ÉS INFORMATIKAI KAR  
MÉRÉSTECHNIKA ÉS INFORMÁCIÓS RENDSZEREK TANSZÉK

# Verilog HDL ismertető

1. hét: 1-14 diák

2. hét: 15 – 23 diák

3. hét: 24 – 37 diák

4. héttől teljes sorozat

2019

Fehér Béla, Raikovich Tamás

BME MIT

BME-MIT

FPGA labor

## Hardverleíró nyelvek

- A hardverleíró nyelveket (HDL) digitális áramkörök modellezéséhez és szimulálásához fejlesztették ki
- A nyelvi elemeknek csak egy része használható a terv megvalósításához
- Fontos különbség a standard programnyelvek (C, C++) és a hardverleíró nyelvek között:
  - Standard programnyelv: *sorrendi* végrehajtást ír le
  - HDL: *párhuzamos* és *egyidejű* viselkedést ír le
- A két leggyakrabban használt hardverleíró nyelv:
  - *Verilog, VHDL*
- **EZ A LEÍRÁS A VERILOG MINIMÁLIS, CSAK A VIMIAA02 TELJESTÉSÉHEZ SZÜKSÉGES ISMERETEKET TARTALMAZZA, EZÉRT A SPECIFIKÁCIÓT SOK ESETBEN EGYSZERŰSÍTETTÜK. A NYELV TOVÁBBI KÉPESSÉGEI MÁSHOL MEGTALÁLHATÓK!!!**

BME-MIT


FPGA labor

# Verilog HDL

- **A Verilog nyelv több tekintetben is hasonlít a C és a C++ programozási nyelvekre, például:**
  - A kis- és nagybetűket megkülönbözteti
  - Egysoros megjegyzés: //
  - Többsoros megjegyzés: /\* ..... \*/
  - Az operátorok nagy része ugyanaz, de nem mind!
- **Azonban a Verilog forráskód nem szoftver!**
- **A továbbiakban csak azok a nyelvi elemek kerülnek ismertetésre, melyek a hardver tervek megvalósításához használhatók fel**
  - A verifikációhoz, szimulációhoz vannak további, csak erre a célra használható nyelvi elemek

## Verilog HDL – Modulok

- **A Verilog nyelv hierarchikus, egymásba ágyazott funkcionális egység alapú tervezési megközelítést használ:**
  - A teljes rendszer egy főmodulból és további kisebb **modul(ok)ból** épül(het) fel
  - Az egyes modulok komplexitását a tervező határozza meg
- **A Verilog modul részei:**
  - A bemeneti és a kimeneti portok leírása, melyeken keresztül a modul a „külvilághoz” kapcsolódik
  - A modul „törzsében” a bemenetei és kimenetei között fennálló logikai kapcsolat leírása



# Verilog HDL – Modulok

(Portok, interfészjelek deklarálása)

- A legfelső (top-level) modul interfészportjai a felhasznált hardver eszköz I/O lábaihoz kapcsolódnak (külső jelek)
- A modul deklarálásának gyakorlatban használt szintaxisa:

```
      A modul neve
      └──┬──┘
module SomeFunction(
    input  wire [7:0] op1,
    input  wire [7:0] op2,
    output wire [7:0] result
);
    assign result = op1 + op2;
endmodule
```

A portok deklarálása a modul fejlécében, a port listában

A funkcionalitás leírása a modul „törzsében”

# Verilog HDL – Modulok

(Portok deklarálása)

- A portok deklarálásának szintaxisa:  
<irány> <méret> <port\_neve>;
- Irány:
  - Bemeneti port: **input**
  - Kimeneti port: **output**
  - Kétirányú port: **inout** (Csak FPGA I/O lábon használjuk)
- Méret: [j : i] → a port mérete  $|j - i| + 1$  bit
  - Jellemzően N-1:0, (pl. 7:0), de lehet más is
  - A legnagyobb helyiértékű bit a **j**-edik bit ( $j \leq i$  is megengedett)
  - A legkisebb helyiértékű bit az **i**-edik bit
  - Az alsó és a felső index felcserélése nincs hatással a bitsorrendre, a bitek a pozíciójuknak megfelelően kapcsolódnak

pl. a jel  $a[3:0] = 1101$ , ez kapcsolódik a  $b[0:3]$  kimeneti portra, ahol  $b[0:3] = 1101$  fog megjelenni, függetlenül az indexeléstől

# Verilog HDL – Modulok

(Belső jelek deklarálása)

- A belső jelek deklarálásának szintaxisa:  
`<típus> <signed> <méret> <jel_neve>;`
- Hasonló a portok deklarálásához, de nincs irány és a típus megadása nem hagyható el
- A típus lehet `wire` (vezeték) vagy `reg` (tároló)
- Példák:
  - 1 bites vezeték: `wire counter_enable;`
  - 16 bites regiszter: `reg [15:0] counter;`
- A korábbi ábrán
  - 8 bites eredmények: `wire [7:0] S,D,P,Q;`  
`// Összeg, különbség, szorzat, hányados`

## Verilog HDL - Értékadás

- Logikai kapcsolat megadása `wire` típusú jelek esetén:  
`assign <wire_jel> = <kifejezés>;`
  - A bal oldali `wire_jel` által reprezentált értéket a jobb oldali `kifejezés` minden pillanatban meghatározza (kombinációs logika)
  - Példa:

```
wire [15:0] a, b, c;  
assign c = a + b;
```
  - A deklarálásnál is megadható a logikai kapcsolat:

```
wire [15:0] a, b;  
wire [15:0] c = a + b;
```
- Léteznek további értékadások is, más típusú jelekre, ezeket később mutatjuk be (`reg` típusú jelekhez az `always` blokkokban lehetséges új értéket rendelni a blokkoló (=) vagy a nem blokkoló (<=) értékadás operátor segítségével)

# Verilog HDL – Konstansok

(A jelek lehetséges értékei)

- **A Verilog nyelvben a jelek négyféle értéket vehetnek fel**
  - **0**: logikai alacsony szint
  - **1**: logikai magas szint
  - **z**: nagyimpedanciás meghajtás (kikapcsolt kimenet)
  - **x**: ismeretlen, nem meghatározható, don't care
- **Modern hardver rendszertervezés esetén z értéket (nagyimpedanciás állapotot) csak az FPGA I/O interfészek megvalósításánál használunk**
- **Hardver megvalósítása esetén x érték (don't care) csak a leírás egyszerűsítésére használható (casex utasítás), jellemzően hibás tervezés szimulációjakor találkozunk csak vele (piros szín!)**

# Verilog HDL – Konstansok

(Numerikus konstansok)

- **A numerikus konstansok megadásának szintaxisa:**  
`<-><bitek_száma>'<s><számrendszer><numerikus_konstans>`
- **Az előjeles konstansok kettes komplementes kódolásúak**
- **Negatív előjel: a konstans kettes komplementese képezhető vele**
- **Bitek száma: a konstans mérete bitekben**
  - Az alapértelmezett méret 32 bit, ha nincs megadva
- **Előjeles konstans: az s karakter jelzi**
  - Ha nincs megadva, akkor a konstans előjel nélküli
  - Az előjel bitet a megadott bitszám szerint kell értelmezni
  - Előjeles konstans esetén az előjel kiterjesztés automatikus
- **Számrendszer: decimális az alapértelmezett, ha nincs megadva**
  - Bináris: **b**, oktális: **o**, decimális: **d**, hexadecimális: **h**
- **A ' \_ ' karakter használható a számjegyek szeparálásához**
  - Jobban olvasható, áttekinthetőbb kódot eredményez

# Verilog HDL – Konstansok

(Numerikus konstansok – Példák)

Példák konstansok megadására:

- **8'b0000\_0100**: 8 bites bináris konstans, értéke 4
- **6'h1f**: 6 bites hexadecimális konstans, értéke 31
  - Binárisan: **6'b01\_1111**
- **128**: 32 bites decimális konstans
  - Binárisan: **32'b00000000\_00000000\_00000000\_10000000**
- **-4'sd15**: 4 bites decimális konstans, értéke 1
  - A **4'sd15** önmagában binárisan **4'sb1111**, azaz **-1** (előjeles!)
  - A negatív előjel ennek veszi a kettes komplementjét → **4'sb0001**

Példák az előjel kiterjesztésre (eredeti előjel ismétlése):

```
wire [7:0] a = 4'd9; //a=8'b0000_1001 (9)
wire [7:0] b = 4'sd5; //b=8'b0000_0101 (5)
wire [7:0] c = 4'sd9; //c=8'b1111_1001 (-7)
wire [7:0] d = -4'd6; //d=8'b1111_1010 (-6)
```



# Verilog HDL – Konstansok

(String konstansok)

- A string (szöveg, karakter sorozat) konstansok megadásának szintaxisa: *"a\_string\_karakterei"*
- Nagyon hasznos vezérlők szimulációjánál, az állapotnevek szöveges kijelzésére a hullámforma ablakban
- A stringben lévő karakterek a 8 bites ASCII kódjaikra képződnek le, ezért a string konstans bitszáma a karakterek számának nyolcszorosa
- A legfelső nyolc bit veszi fel a string első karakteréhez tartozó értéket
- Példa:

```
wire [23:0] str = "HDL";
//str[23:16] = 8'b0100_1000 ('H')
//str[15:8]  = 8'b0100_0100 ('D')
//str[7:0]   = 8'b0100_1100 ('L')
```



# Verilog HDL - Operátorok

- A Verilog operátoroknak 1, 2 vagy 3 operandusuk lehet
- A kifejezések jobboldalán vegyesen szerepelhetnek *wire* típusú, *reg* típusú és konstans operandusok
- Ha egy művelet azonos méretű operandusokat igényel, akkor a kisebb méretű operandus általában nullákkal lesz kiterjesztve a nagyobb operandus méretére
- Összeadásnál, kivonásnál és szorzásnál a kisebb méretű előjeles operandus esetén előjel kiterjesztés történik a nagyobb operandus méretére

# Verilog HDL - Operátorok

- A kifejezések kiértékelési sorrendje a normál sorrendezési (precedencia) szabályok szerint történik (a precedencia zárójelekkel befolyásolható)
- Elsődleges az egyoperandusú műveletek kiértékelése (előjel specifikáció, bitenkénti invertálás, összefűzés)
- A következő csoport az aritmetikai műveletek, majd az összehasonlító műveletek következnek

Operátor	Precedencia
Unáris +, -, !, ~, {}	1. (legnagyobb)
*, /, %	2.
Bináris +, -	3.
<<, >>, <<<, >>>	4.
<, <=, >, >=	5.
==, !=, ===, !==	6.

Operátor	Precedencia
&, ~&	7.
^, ~^	8.
, ~	9.
&&	10.
	11.
? : (feltételes op.)	12. (legkisebb)

# Verilog HDL – Operátorok

(Aritmetikai operátorok)

- **Aritmetikai operátorok: + (összeadás), - (kivonás), \* (szorzás), / (osztás), \*\* (hatványozás), % (modulus)**
  - Operandusok száma: 2
  - Konstans operandusok esetén minden művelet értelmezett és elvégezhető
  - Az összeadás/kivonás műveletek változó operandusok esetén is használhatók, a szükséges műveleti egység automatikusan generálódik
  - A szorzás operátor csak akkor szintetizálható, ha az egyik operandus kettő hatvány értékű konstans, vagy az FPGA eszköz tartalmaz beépített szorzó egységet, ami elvégzi a műveletet (a LOGSYS Spartan3E kártya tartalmaz ilyen egységeket 18 bitig)
  - Az osztás, hatványozás és a modulus operátorok csak akkor szintetizálhatók, ha a jobboldali operandus kettő hatvány értékű konstans. Ezért változók között közvetlenül nem használhatóak

# Verilog HDL – Operátorok

(Konkatenálás, összefűzés operátor)

- **Konkatenálás operátor: { }** **NAGYON FONTOS MŰVELET**
  - Több, vesszőkkel elválasztott operandus összefűzése  
`{5'b10110, 2'b10, 1'b0, 1'b1} = 9'b1_0110_1001`
  - Ugyanazon operandus többszöri összefűzése  
`{4{3'b101}}` = `12'b101_101_101_101`
- **Fontos felhasználási esetek:**
  - Előjel kiterjesztés: az előjel bitet a felső bitekbe kell másolni (többszörözve)  
`wire [3:0] s_4bit; //4 bites előjeles`  
`wire [7:0] s_8bit; //8 bites előjeles`  
`assign s_8bit = {{4{s_4bit[3]}}, s_4bit};`
  - Vektor maszkolása egyetlen bittel: a többszörözés hiányában az 1 bites kisebb operandus nullákkal lenne kiterjesztve a nagyobb operandus méretére  
`wire [3:0] data; //4 bites adat`  
`wire [3:0] mdata; //engedélyező bittel maszkolt adat`  
`wire enable;`  
`assign mdata = data & enable; //Rossz!!!`  
`assign mdata = data & {4{enable}}; //Helyes`



# Verilog HDL – Operátorok

(Bitenkénti és logikai operátorok)

- **Bitenkénti operátorok: ~ (NOT), & (AND), | (OR), ^ (XOR)**
  - Operandusok száma: NOT: 1, AND, OR, XOR: 2
  - Vektor operandusok esetén a művelet bitenként hajtódik végre
  - **Ha az operandusok mérete eltérő, akkor előjeltől függetlenül a kisebb operandus nullákkal lesz kiterjesztve a nagyobb operandus méretére**
    - Ha nem ezt szeretnénk, akkor használjuk a konkatenálás operátort
  - Példák:
    - `4'b0100 | 4'b1001 = 4'b1101`
    - `~8'b0110_1100 = 8'b1001_0011`
- **Logikai operátorok: ! (NOT), && (AND), || (OR)**
  - Operandusok száma: NOT: 1, AND, OR: 2
  - Az eredmény mindig egybites: 0 vagy 1
  - Példák:
    - `4'b0000 || 4'b0111 = 0 || 1 = 1`
    - `4'b0000 && 4'b0111 = 0 && 1 = 0`
    - `!4'b0000 = !0 = 1`

# Verilog HDL – Operátorok

(Bit redukciós operátorok)

- **Bit redukciós operátorok:  
& (AND), ~& (NAND), | (OR), ~| (NOR), ^ (XOR), ~^ (XNOR)**
  - Operandusok száma: 1
  - Egyetlen vektoron hajtanak végre bitenkénti műveletet
  - Az eredmény mindig egybites: 0 vagy 1
  - Példák:
    - `&4'b0101 = 0 & 1 & 0 & 1 = 0`
    - `|4'b0101 = 0 | 1 | 0 | 1 = 1`
- **Fontos felhasználási esetek:**
  - Nulla érték tesztelése: a vektor bitjeinek NOR kapcsolata  
`wire [11:0] data;`  
`wire all_zeros = ~|data;`
  - $2^N-1$  érték tesztelése: (csupa 1) a vektor bitjeinek AND kapcsolata  
`wire all_ones = &data;`
  - Számláló végállapotának (lefelé 0, felfelé csupa 1) jelzése:  
`wire tc = (dir) ? (&cnt) : (~|cnt);`

# Verilog HDL – Operátorok

(Shift, léptetés operátorok)

- **Logikai shift operátorok: << (balra), >> (jobbra) léptetés**
  - Operandusok száma: 2, belépő bit mindig 0
  - Példák:
    - `8'b0011_1100 >> 2 = 8'b0000_1111`
    - `8'b0011_1100 << 2 = 8'b1111_0000`
- **Aritmetikai shift operátorok: <<< (balra), >>> (jobbra)**
  - Operandusok száma: 2
  - A balra történő aritmetikai shiftelés és előjel nélküli operandus esetén a jobbra történő aritmetikai shiftelés megegyezik az adott irányú logikai shifteléssel
  - Előjeles operandus esetén a jobbra történő aritmetikai shiftelés megtartja az előjel bitet
  - Példák:
    - `8'b1001_1100 >>> 2 = 8'b0010_0111`
    - `8'sb1001_1100 >>> 2 = 8'b1110_0111`

# Verilog HDL – Operátorok

(Relációs operátorok)

- **Relációs operátorok:**  
**== (egyenlő), != (nem egyenlő), < (kisebb), > (nagyobb), <= (kisebb vagy egyenlő), >= (nagyobb vagy egyenlő)**
  - Operandusok száma: 2
  - Az eredmény mindig egybites: 0 vagy 1
  - Az egyenlő és a nem egyenlő reláció kapus logikára, a kisebb és a nagyobb reláció jellemzően aritmetikai funkcióra képződik le
  - **A kisebb méretű előjeles operandus esetén előjel kiterjesztés történik a nagyobb operandus méretére**
  - Példák:
    - `(4'b1011 < 4'b0111) = 0`
    - `(4'b1011 != 4'b0111) = 1`

# Verilog HDL – Operátorok

(Feltételes és indexelő operátorok)

- **Feltételes operátor: ? :**

`<feltételes_kifejezés> ? <kifejezés1> : <kifejezés2>`

– Az egyetlen 3 operandusú operátor

– Először a **feltételes\_kifejezés** értékelődik ki

- Ha az eredmény nem 0: a **kifejezés1** értékelődik ki

- Ha az eredmény 0: a **kifejezés2** értékelődik ki

- **Vektor egy részének kiválasztása:**

`vektor_nev[i], vektor_nev[j:i]`

– `[i]` kiválasztja a vektor *i*-edik bitjét

– `[j:i]` kiválasztja a vektor *j*-edik és *i*-edik bitje közötti részét (a határokat is beleértve)

# Verilog HDL – Modulok

(Modul példányosítása, beépítése)

- **A példányosítandó modul:**

```
module SomeFunction(input A, input B, output C);  
    ⋮  
endmodule
```

- **Ezt a következőképpen lehet példányosítani, azaz felhasználni egy másik modulban:**

```
wire d, e, f;      Az f jel az A portra csatlakozik  
SomeFunction Func1 (.A(f), .B(e), .C(d));  
└──────────┬──────────┬──────────┘  
A példányosítandó  A példány  Jelek hozzárendelése a  
modul              neve          portokhoz
```

- **Egy modulból több példány is létrehozható, de a példányok neve eltérő kell, hogy legyen**

# Verilog HDL – Modulok

(Modul példányosítása – Példa)

- **Feladat: készítsünk 4 bites bináris összeadót 4 db egybites teljes összeadó (FADD) kaszkádosításával**
- **Az egybites FADD összeadó Verilog moduljának fejléce**

```
module FADD(  
    input wire    a,    // "a" operandus  
    input wire    b,    // "b" operandus  
    input wire    ci,   // Áthozat  
    output wire   s,    // Összeg kimenet  
    output wire   co    // Átvitel kimenet  
);
```

- **A 4 bites összeadót megvalósító modulban 4 db FADD 1 bites teljes összeadót kell példányosítani**

# Verilog HDL – Modulok

(Modul példányosítása – Példa)


```
module ADDER4(  
    input wire [3:0] a,    // 4 bites A operandus bemenet  
    input wire [3:0] b,    // 4 bites B operandus bemenet  
    input wire    ci,     // Bemeneti carry  
    output wire [3:0] s,   // 4 bites összeg kimenet  
    output wire    co     // Kimeneti carry  
);  
  
// Belső jelek deklarálása  
wire [4:0] c;           // A teljes belső átviteli lánc  
  
assign c[0] = ci;      // Az átviteli lánc 0. bitje a bemeneti carry  
  
// 4 db FADD 1 bites modult építünk be, ADD0, ADD1, ADD2, ADD3 néven  
// Az interfészek bekötése értelemszerű, a carry jel kaszkádosít  
FADD    ADD0(.a(a[0]), .b(b[0]), .ci(c[0]), .s(s[0]), .co(c[1]));  
FADD    ADD1(.a(a[1]), .b(b[1]), .ci(c[1]), .s(s[1]), .co(c[2]));  
FADD    ADD2(.a(a[2]), .b(b[2]), .ci(c[2]), .s(s[2]), .co(c[3]));  
FADD    ADD3(.a(a[3]), .b(b[3]), .ci(c[3]), .s(s[3]), .co(c[4]));  
  
assign co = c[4];      // A kimeneti carry az átviteli lánc 4. bitje  
  
endmodule
```

# Verilog HDL - Értékadás

- Logikai kapcsolat megadása *wire* típusú jelek esetén:  
`assign <wire_jel> = <kifejezés>;`
  - A bal oldali *wire\_jel* értékét a jobboldali *kifejezés* minden pillanatban meghatározza (folytonos értékadás, állandó vagy változó értékek mellett is)
  - Ez a memóriamentes logikai függvényeket megvalósító ún. kombinációs logikák jellemzője, azaz közvetlen bemenet → kimenet típusú leképezés
- A *wire* típusú jelekkel csak kombinációs hálózat valósítható meg

– Példa:

```
wire [15:0] a, b, c;  
assign c = a & b;
```




# Verilog HDL - Értékadás

- A Verilog HDL definiál egy *reg* típusú jelet is
  - Neve alapján sejthetően ez a jeltípus az értékadás során kapott értékét megtartja (a következő értékadásig)
- A *reg* típusú jelekhez érték hozzárendelése csak *always* blokkokban lehetséges, eseményvezérelt módon.
- Kétféle értékadás van : A blokkoló (=) és a nem blokkoló (<=)
- A *reg* típusú jelek megvalósíthatnak kombinációs és sorrendi hálózatot is
- *Kombinációs hálózat* leírása *reg* típusú jelekkel
  - A hozzárendeléseket akkor kell kiértékelni, ha valamelyik bemenet értéke megváltozik:
    - Az *always* blokk érzékenységi listájának tartalmaznia kell az összes bemeneti jelet vagy a \* karaktert

– Példa:

```
wire [15:0] a, b;  
reg [15:0] c;  
always @ (*)  
begin  
    c = a & b;  
end
```



# Verilog HDL – Értékadás

(Always blokk értelmezése a szimulátor/nyelvi értelmező által)

- **Always blokk:**

**always @ (érzékenységi lista)  
hozzárendelések**

– Az érzékenységi lista határozza meg az eseményeket, melyek hatására a hozzárendelések kiértékelődnek:

- **always @ (a, b)**: a hozzárendelések akkor értékelődnek ki, ha az **a** vagy **b** bemeneti jelek értéke megváltozik
- **always @ (\*)**: a hozzárendelések akkor értékelődnek ki, ha az **always** blokk bármelyik bemeneti jelének értéke megváltozik

# Verilog HDL – Értékadás

(Always blokk értelmezése a tervező/szintézer által)

- **Always blokk:**

**always @ (érzékenységi lista)  
hozzárendelések**

– Az érzékenységi lista határozza meg azt, hogy a viselkedési leírással milyen logikai elemeket kívánunk használni az adott feladat megvalósítására:

- **always @ (a, b)**: az **a** vagy **b** bemeneti jelek kombinációs logikai függvényét szeretnénk specifikálni (kapukat, stb. a **reg** típusú **c** eredmény változó ellenére)
- **always @ (\*)**: mint előbb, minden bemeneti változó minden változására a kimenet azonnal reagálni fog → kombinációs logika a **reg** típusú eredmény változó ellenére

# Verilog HDL – IF utasítás

- **Az *if* utasítás szintaxisa:**

```
if (kifejezés) utasítás1; [else utasítás2;]
```

- Először a megadott **kifejezés** kerül kiértékelésre:
  - Ha értéke nem 0: az **utasítás1** hajtódik végre
  - Ha értéke 0: az **utasítás2** hajtódik végre
- Az **else** ág opcionális, elhagyható
- Több utasítás esetén azokat a **begin** és az **end** kulcsszavak közé kell csoportosítani
- Az egymásba ágyazott **if** utasítások hierarchikus, sorrendi kiértékelést jelentenek → PRIORITÁS!!!!
  - Ez a tipikus megvalósítása a funkcionális egységek vezérlő jeleinek

# Verilog HDL – CASE utasítás

- **A *case* utasítás szintaxisa:**

```
case (kifejezés)
    alternatíva1: utasítás1;
    alternatíva2: utasítás2;
    ⋮
    default      : default_utasítás;
endcase
```

- A **kifejezés** értéke összehasonlításra kerül az **alternatívákkal** a megadásuk sorrendjében (a sorrendjük prioritást jelenthet!)
- A legelső, a kifejezés értékével egyező alternatívához tartozó utasítás kerül végrehajtásra
- Ha nincs egyező alternatíva, akkor a **default** kulcsszó után lévő **default\_utasítás** kerül végrehajtásra (opcionális)
- Egy alternatívához tartozó több utasítás esetén azokat a **begin** és az **end** kulcsszavak közé kell csoportosítani
- A **casex** utasítás esetén az alternatívák tartalmazhatnak **x** (don't care) értéket is, ez néha egyszerűbb leírást tesz lehetővé

# Verilog HDL – FOR utasítás

- **A *for* utasítás szintaxisa:**  
`for ([inicializálás]; [feltétel]; [művelet])  
utasítás;`
- **A *for* ciklus működése a következő:**
  1. Az **inicializáló rész** beállítja a ciklusváltozó kezdeti értékét
  2. Kiértékelődik a **feltétel**, ha hamis, akkor kilépünk a ciklusból
  3. Végrehajtódik a megadott **utasítás**
  4. Végrehajtódik a megadott **művelet**, majd ugrás a 2. pontra
- **Több utasítás esetén azokat a *begin* és az *end* kulcsszavak közé kell csoportosítani, a *begin* kulcsszót pedig egyedi címkével kell ellátni (*begin: címke*)**
- **Hardver megvalósítása esetén a *for* szerkezet az *always* blokkban csak statikus módon, a leírás egyszerűsítéséhez használható (például indexelés vagy érték vizsgálat)**
- **Szimuláció során a *for* ciklus a tesztvektorok automatikus generálásának hatékony eszköze**
- **A ciklusváltozót *integer* típusúnak kell deklarálni**

# Verilog HDL – FOR utasítás

- **Példa 1: Bitsorrend felcserélése**
  - A ***for*** szerkezetet indexelésre használjuk
  - Ciklus nélkül 32 darab értékadással lehetne megvalósítani
- **Példa 2: Szimulációs tesztvektorkészlet generálás**
  - A ***for*** ciklus a 8 bites ***sw*** összes lehetséges 256 kombinációját előállítja
  - A teljes végrehajtás időigénye 25600 időegység
  - Ciklus nélkül túl sokat kellene gépelni

```
module BitReverse(  
    input wire [31:0] din;  
    output reg [31:0] dout  
);  
  
integer i; //Ciklusváltozó  
  
always @(*)  
    for (i=0; i<32; i=i+1)  
        begin: reverse loop  
            dout[i] <= din[31-i];  
        end  
  
endmodule  
  
integer i = 0;  
initial  
    begin  
        // Initialize Inputs  
        sw = 0;  
        // Wait 100 ns for reset to finish  
        #100;  
  
        // Add stimulus here  
        for  
            (i = 0; i <= 255; i= i+1)  
            begin  
                #100 sw = i;  
            end  
    end  
end
```



# Verilog HDL - Példák

- **Példa: 1 bites 2:1-es multiplexer**

- A bemenetei közül kiválaszt egyet és ennek értékét adja ki a kimenetére

- Portok:



- Adat bemenetek: IN0, IN1
- Bemenet kiválasztó jel: SEL
- Adat kimenet: OUT

- Művelet:

- Ha SEL=0: IN0 kapcsolódik a kimenetre
- Ha SEL=1: IN1 kapcsolódik a kimenetre

- A multiplexer egy kombinációs hálózat

```
wire in0, in1, sel, out;  
assign out = (in0 & ~sel) | (in1 & sel);
```



# Verilog HDL - Példák

- **Példa: 8 bites 2:1-es multiplexer**

- Tehát ez 8 db 1 bites 2:1 MUX

- ***Ebben az esetben a bitenkénti operátorok használata nem célszerű, mert a leírt funkció nem állapítható meg könnyen a forráskód alapján!***

```
module Mux_2to1_8bit(  
    input wire [7:0] in0,  
    input wire [7:0] in1,  
    input wire      sel,  
    output wire [7:0] out  
);  
  
assign out = (in0 & {8{~sel}}) | (in1 & {8{sel}});  
  
endmodule
```

# Verilog HDL - Példák

- **Példa: 8 bites 2:1-es multiplexer**
  - 2. megoldás: feltételes operátor használata

```
module Mux_2to1_8bit(  
    input wire [7:0] in0,  
    input wire [7:0] in1,  
    input wire      sel,  
    output wire [7:0] out  
);  
  
    assign out = (sel) ? in1 : in0;  
  
endmodule
```

# Verilog HDL - Példák

- **Példa: 8 bites 2:1-es multiplexer**
  - 3. megoldás: IF utasítás használata

```
module Mux_2to1_8bit(  
    input wire [7:0] in0,  
    input wire [7:0] in1,  
    input wire      sel,  
    output reg [7:0] out // reg típus kell  
);  
  
    always @(*) //vagy always @(in0, in1, sel)  
        if (sel == 0)  
            out <= in0;  
        else  
            out <= in1;  
  
endmodule
```

# Verilog HDL - Példák

- Példa: 8 bites 2:1-es multiplexer
  - 4. megoldás: CASE utasítás használata

```
module Mux_2to1_8bit(  
    input  wire [7:0] in0,  
    input  wire [7:0] in1,  
    input  wire      sel,  
    output reg [7:0] out // reg típus kell  
);  
  
always @(*) //vagy always @(in0, in1, sel)  
    case (sel)  
        1'b0: out <= in0;  
        1'b1: out <= in1;  
    endcase  
  
endmodule
```

# Verilog HDL - Példák

- Példa: 8 bites 4:1-es multiplexer


```
module Mux_4to1_8bit(  
    input  wire [7:0] in0, in1, in2, in3;  
    input  wire [1:0] sel;  
    output reg [7:0] out  
);  
  
always @(*) //vagy always @(in0, in1, in2, in3, sel)  
    case (sel)  
        2'b00: out <= in0;  
        2'b01: out <= in1;  
        2'b10: out <= in2;  
        2'b11: out <= in3;  
    endcase  
  
endmodule
```

# Verilog HDL: Kombinációs hálózatok leírása

- A *wire* típusú jelekkel csak kombinációs hálózat valósítható meg
- A *reg* típusú jelek megvalósíthatnak kombinációs és sorrendi hálózatot is
- **Kombinációs hálózat leírása *reg* típusú jelekkel**
  - A hozzárendeléseket akkor kell kiértékelni, ha valamelyik bemenet értéke megváltozik:
    - Az *always* blokk érzékenységi listájának tartalmaznia kell az összes bemeneti jelet vagy a \* karaktert
    - A *posedge* vagy a *negedge* kulcsszó nem szerepelhet
  - Összetett viselkedési leírással specifikáljuk a funkciót

# Verilog HDL: Sorrendi hálózatok leírása

- A szinkron sorrendi hálózat állapotváltozóinak leírására csak a *reg* típusú jelek használhatók. Az értékadást az órajel felfutó vagy lefutó éle ütemezi.
- **Szinkron sorrendi hálózat leírása *reg* típusú jelekkel**
  - Az új érték hozzárendeléseket akkor kell kiértékelni, ha az órajel bemeneten felfutó/lefutó él fordult elő :
    - Az *always* blokk érzékenységi listájában csak az órajel szerepel, a *posedge* vagy a *negedge* kulcsszóval



# Verilog HDL – Értékadás

(Always blokk értelmezése a szimulátor/nyelvi értelmező által)

- **Always blokk:**

**always @ (érzékenységi lista)  
hozzárendelések**

– Az érzékenységi lista határozza meg az eseményeket, melyek hatására a hozzárendelések kiértékelődnek:

- **always @ (a, b)**: a hozzárendelések akkor értékelődnek ki, ha az **a** vagy **b** bemeneti jelek értéke megváltozik
- **always @ (\*)**: a hozzárendelések akkor értékelődnek ki, ha az **always** blokk bármelyik bemenetének értéke megváltozik
- **always @ (posedge clk)**: a hozzárendelések a **clk** jel felfutó élének hatására értékelődnek ki, a kimenet csak ekkor változik
- **always @ (posedge clk, negedge rst)**: a hozzárendelések a **clk** jel felfutó élének hatására értékelődnek ki, vagy az **rst** jel 0-ba állításának hatására a rendszer alaphelyzetbe áll (a két esemény jellemzően nem ugyanazt eredményezi)  
EZ EGY ASZINKRON RESET, A TERVEINKBEN NEM HASZNÁLJUK!

# Verilog HDL – Értékadás

(Always blokk értelmezése a tervező/szintézer által)

- **Always blokk:**

**always @ (érzékenységi lista)  
hozzárendelések**

– Az érzékenységi lista határozza meg azt, hogy a viselkedési leírással milyen logikai elemeket kívánunk használni az adott feladat megvalósítására:

- **always @ (a, b, c)**: az **a, b** vagy **c** bemeneti jelek kombinációs logikai függvényét szeretnénk specifikálni (kapukat, stb.)
- **always @ (\*)**: mint előbb, minden bemeneti változó minden változására a kimenet azonnal reagálni fog → kombinációs logika
- **always @ (posedge clk)**: felfutó órajel élre érzékeny flip-flop vagy regiszter elemet/eket kívánunk használni, a bemeneti jelek csak ekkor mintavételeződnek, a kimeneti jelek csak erre változnak
- **always @ (posedge clk, negedge rst)**: mint előbb, normál esetben (felfutó) órajelél vezérelt működés, de van egy alaphelyzet beállító (ASZINKRON) RST jel, ami bármikor 0-ba állítva érvényre jut és reseteli a rendszert

# Verilog HDL – Értékadás

(Always blokk használata tervezéskor/ szintéziskor)

- **Always blokk:**

- Egy adott **reg** típusú jelhez az érték/értékek hozzárendelése csak egyetlen egy helyen, egy **always** blokkban megengedett szintézis esetén
- Az **if...else**, a **case** és a **for** utasítások az **always** blokkokon belül használhatók csak
- Ha az **always** blokkban több utasítás van, akkor azokat a **begin** és az **end** kulcsszavak közé kell csoportosítani
- Példa:

```
wire a;  
reg b, c, d;  
  
always @(a, b)  
begin  
    c <= a | b;  
    d <= a & b;  
end
```

```
//Tiltott 2. értékadás  
always @(*)  
begin  
    c <= b ^ d;  
end
```

```
// C itt egy VAGY kapu // C itt egy XOR kapu  
// Egyenrangú előírások melyik érvényes?  
// C ezért nem szerepelhet 2 független blokkban
```

# Verilog HDL – Értékadás


(Always blokk – Nem blokkoló értékadás)

## Nem blokkoló értékadás értelmezése

- Az egy eseményhez tartozó nem blokkoló értékadás operátorok (<=) a változók aktuális értéke alapján egymással párhuzamosan kiértékelik a kifejezések jobb oldalát (amit majd az órajel felfutó él után felvesz, de a bemenetek órajel él előtti értéke alapján), és ezt ezután majd egyszerre érvényesítik a baloldali változóikon
- Ez pontosan az a működési modell, ami a szinkron órajel él vezérelt tárolókra jellemző, tehát élvezérelt érzékenységi lista esetén minden egyes nem blokkoló értékadás esetén egy tároló funkció kerül beépítésre a sorrendi hálózatba
- Ha lehet, mindig használjunk nem blokkoló értékadást, mivel ez közelebb áll a hardveres szemlélethez és kevesebb hibát okozhat

```
module M(  
    input wire clk, a, b, c;  
    output reg y  
);
```

```
reg x;  
  
always @(posedge clk)  
begin  
    x <= a | b;  
    y <= x & c;  
end
```



```
endmodule
```

# Verilog HDL – Értékadás


(Always blokk – Blokkoló értékadás)

## Blokkoló értékadás értelmezése

- A blokkoló értékadás operátor (=) a szokásos értékadás, tehát az „olvasás” időrendjében végrehajtódik, és a további kifejezések kiértékelésekor a bal oldali változó már az új értékével szerepel
- Ezért, ha egy blokkoló értékadás eredményét egy későbbi értékadó utasítás felhasználja ugyanazon *always* blokkon belül (ugyanazon órajel cikluson belül), akkor az adott blokkoló értékadáshoz nem lesz tároló beépítve a sorrendi hálózatba (lásd a lenti példában az *x* jelet)
- Ez kezdetben zavaró, ha lehet kerüljük az ilyen használatot

```
module M(  
    input wire clk, a, b, c;  
    output reg y  
);  
  
reg x;  
  
always @(posedge clk)  
begin  
    x = a | b;  
    y = x & c;  
end  
  
endmodule
```

Nincs regiszter  
az *x* jelnél




# Verilog HDL – Értékadás

(Példa)


## Példa: 3 bites shiftregiszter

- Figyeljük meg a két megvalósítás közötti különbséget
- Csak a nem blokkoló értékadás használata esetén kapunk helyes eredményt

```
module shr_3bit(  
    input wire clk, si;  
    output reg q0, q1, q2  
);  
  
always @(posedge clk)  
begin  
    q0 = si; // q0 ← si  
    q1 = q0; // q1 ← q0 ← si  
    q2 = q1; // q2 ← q1 ← q0 ← si  
end  
  
endmodule
```



```
module shr_3bit(  
    input wire clk, si;  
    output reg q0, q1, q2  
);  
  
always @(posedge clk)  
begin  
    q0 <= si; // q0 új ← si aktuális  
    q1 <= q0; // q1 új ← q0 aktuális  
    q2 <= q1; // q2 új ← q1 aktuális  
end  
  
endmodule
```




# Kombinációs hálózat leírása

- **Kombinációs hálózat leírása reg típusú jelekkel**
  - Az **always** blokk csak teljesen specifikált **if** és **case** utasításokat tartalmazhat
  - Ha az **if** és **case** utasítások nem teljesen specifikáltak, akkor **latch** (aszinkron flip-flop) kerül az áramkörbe
    - A **reg** típusú jel állapotát a **latch** továbbra is tartja, ha nincs érvényes értékadás az adott feltétel(ek)re az always blokkban

```
reg reg_signal;
```

```
always @(*)  
  if (sel)  
    reg_signal <= in0;  
  // else mi legyen???
```



BME-MIT

46


FPGA labor

# Kombinációs hálózat leírása

- A latch-ek nem kívánatosak, nem kombinációs logikát, hanem aszinkron sorrendi logikát valósítanak meg
- Ha az **if** és a **case** utasítások teljesen specifikáltak (**if**: minden **else** ág megtalálható, **case**: minden lehetséges alternatíva fel van sorolva vagy van **default** kulcsszó):
  - Az eredmény kombinációs hálózat lesz (példa: MUX)

```
reg reg_signal;
```

```
always @(*)  
  if (sel)  
    reg_signal <= in1;  
  else  
    reg_signal <= in0;
```



BME-MIT

47

FPGA labor




# Sorrendi hálózat leírása

- Sorrendi logika csak *reg* típusú jelekkel írható le
  - Aszinkron: latch (**Nem használjuk, ha van, az HIBA!!!**)
  - Szinkron: flip-flop, regiszter
- A regiszterek az órajel felfutó vagy lefutó élének hatására változtatják meg az állapotukat
  - Az *always* blokk érzékenységi listájának tartalmaznia kell az órajelet, amely előtt a *posedge* (felfutó él) vagy a *negedge* (lefutó él) kulcsszó áll
    - A két kulcsszó egyszerre nem szerepelhet az órajel előtt
  - Az órajel az *always* blokkban lévő belső kifejezésekben explicit módon, mint jel nem szerepelhet
- Az *if* és a *case* utasítás lehet nem teljesen specifikált
  - A flip-flop órajel engedélyező bemenete használható az állapotváltozás elkerülésére, ha nem történik értékadás az *always* blokkban (ekkor természetesen tartja előző értékét)

# Sorrendi hálózat leírása

```
reg reg_signal;
```

```
always @(posedge clk) //órajel
  if (rst) //reset jel
    reg_signal <= 1'b0;
  else //órajel engedélyező jel
    if (reg_load)
      reg_signal <= in0;
```



# Adatút komponensek

- **Összeadó:**

- Használjuk a + (összeadás) operátort
- Az eredmény lehet 1 bittel szélesebb: az MSb a kimeneti átvitel bit

```
wire [15:0] a, b, sum0, sum1, sum2;
wire      cin, cout;
assign sum0 = a + b;           // Nincs cin, nem kell cout
assign sum1 = a + b + cin;    // Van cin, nem kell cout
assign {cout, sum2} = a + b + cin; // Van cin és kell cout is
```

- **Kivonó:**

- Használjuk a – (kivonás) operátort
- Nincs átvitel kimenet: használjunk helyette 1 bittel szélesebb kivonót

```
wire [15:0] a, b, diff0, diff1;
wire      cin;
assign diff0 = a - b;           // Nincs cin, nem kell cout
assign diff1 = a - b - cin;    // Van cin, nem kell cout
```

- **Összeadó/kivonó:**

- Nincs sem átvitel bemenet, sem átvitel kimenet (automatikusan nem is lehet)

```
wire [15:0] a, b;
wire [15:0] result;
wire      sel;
assign result = (sel) ? (a - b) : (a + b);
```

# Adatút komponensek

- **Shifter:**

- Használjuk a {} (konkatenálás) operátort a shift operátorok helyett
- A konstansok méretét meg kell adni

```
wire [7:0] din;
wire [7:0] lshift = {din[6:0], 1'b0}; //bal shift
wire [7:0] rshift = {1'b0, din[7:1]}; //jobb shift
```

- **Komparátor:**

- Használjuk a relációs operátorokat

```
wire [15:0] a, b;
wire      a_lt_b = (a < b); //Kisebb komparátor
wire      a_eq_b = (a == b); //Egyenlőség komp.
wire      a_gt_b = (a > b); //Nagyobb komparátor
```

- **Szorzó:**

- Használjuk a \* (szorzás) operátort
- A szorzat mérete az operandusok méretének összege
- Csak akkor szintetizálható, ha az FPGA tartalmaz szorzót

```
wire [15:0] a, b;
wire [31:0] prod = a * b;
```

# Adatút komponensek

- Összetett funkcionális egységek
- Shiftregiszter (példa):
  - Szinkron reset és töltés
  - Kétirányú: balra és jobbra is tud léptetni

```
reg [7:0] shr; // Shift reg. kim.
wire [7:0] din; // Adatbemenet
wire rst, load, dir, serin; // Vezérlés

always @(posedge clk)
  if (rst)
    shr <= 8'd0; //reset
  else
    if (load)
      shr <= din; //tölt
    else
      if (dir)
        shr <= {serin, shr[7:1]}; //jobbira léptet
      else
        shr <= {shr[6:0], serin}; //balra léptet
```

# Adatút komponensek

- Összetett funkcionális egységek
- Számláló (példa):
  - Szinkron reset és töltés
  - Kétirányú: felfele és lefele is tud számlálni

```
reg [8:0] cnt; // Számláló reg. kim.
wire [8:0] din; // Adatbemenet
wire rst, load, dir; // Vezérlés
wire tc = (dir) ? (cnt==9'd0) : (cnt==9'd511); // Irányfüggő végáll. jel

always @(posedge clk)
  if (rst)
    cnt <= 9'd0; //reset
  else
    if (load)
      cnt <= din; //tölt
    else
      if (dir)
        cnt <= cnt - 9'd1; //lefele számlál
      else
        cnt <= cnt + 9'd1; //felfele számlál
```

# A vezérlő jelek prioritása

A vezérlő bemenetek értéke abban a sorrendben kerül vizsgálatra, ahogyan azok az *always* blokkon belül fel vannak sorolva

```
always @(posedge clk)   always @(posedge clk)   always @(posedge clk)
  if (rst)              if (rst)              if (en)
    cnt <= 9'd0;        cnt <= 9'd0;        if (clr)
  else                  else                  cnt <= 9'd0;
    if (load)          if (en)              else
      cnt <= data_in;  if (load)          if (load)
    else                cnt <= data_in;  cnt <= data_in;
      if (en)          else                  else
        cnt <= cnt + 9'd1;  cnt <= cnt + 9'd1;  cnt <= cnt + 9'd1;
```

rst	load	en	Művelet
1	x	x	Reset
0	1	x	Tölt
0	0	1	Számlál
0	0	0	Tart

rst	en	load	Művelet
1	x	x	Reset
0	1	1	Tölt
0	1	0	Számlál
0	0	x	Tart

en	clr	load	Művelet
0	x	x	Tart
1	1	x	Törlés
1	0	1	Tölt
1	0	0	Számlál

# Szinkron és aszinkron vezérlő jelek

- **Szinkron vezérlő jelek:**

- Hatásuk csak az órajel esemény bekövetkezése után érvényesül
- Az érzékenységi lista nem tartalmazza a szinkron vezérlő jeleket

```
//Aktív magas szinkron reset
always @(posedge clk)
  if (rst)
    some_reg <= 1'b0;
  else
    some_reg <= data_in;
```

```
//Aktív alacsony szinkron reset
always @(posedge clk)
  if (rst == 0)
    some_reg <= 1'b0;
  else
    some_reg <= data_in;
```

- **Aszinkron vezérlő jelek:**



- Hatásuk azonnal érvényesül
- Az érzékenységi listának tartalmaznia kell az aszinkron vezérlő jeleket, melyek előtt a *posedge* vagy a *negedge* kulcsszó áll

```
//Aktív magas aszinkron reset
always @(posedge clk, posedge rst)
  if (rst)
    some_reg <= 1'b0;
  else
    some_reg <= data_in;
```

```
//Aktív alacsony aszinkron reset
always @(posedge clk, negedge rst)
  if (rst == 0)
    some_reg <= 1'b0;
  else
    some_reg <= data_in;
```

# Állapotgépek (FSM)

- Lokális paraméterek használhatók az állapotok definiálásához
- Egy regiszter szükséges az aktuális állapot tárolására
- A *case* utasítás használható az aktuális állapot kiválasztására
  - Minden alternatíva esetén az *if* vagy a *case* utasítással vizsgálható a bemenetek értéke és végrehajtható a megfelelő állapotátmenet
- Példa: közúti jelzőlámpa vezérlő
  - 4 állapot: piros, piros-sárga, zöld, sárga
  - Egy külső időzítő generálja az egy órajelpulzusnyi engedélyező jelet



BME-MIT

56

FPGA labor

# Állapotgépek (FSM)

## Első megvalósítás:

- Az állapotregiszter és a következő állapot logika külön blokkban van
- Egyedi állapotkódolás (a szintézer optimalizálhatja)

```
localparam STATE_R = 2'd0;
localparam STATE_RY = 2'd1;
localparam STATE_G = 2'd2;
localparam STATE_Y = 2'd3;
```

```
reg [1:0] state;
reg [1:0] next_state;
```

```
//Állapotregiszter (sorrendi hálózat)
always @(posedge clk)
  if (rst)
    state <= STATE_R;
  else
    if (enable)
      state <= next_state;
```

```
//Köv. állapot logika (kombinációs hálózat)
always @(*)
  case (state)
    STATE_R : next_state <= STATE_RY;
    STATE_RY: next_state <= STATE_G;
    STATE_G : next_state <= STATE_Y;
    STATE_Y : next_state <= STATE_R;
  endcase
```

```
//A kimenetek meghajtása
assign r = (state == STATE_R) |
           (state == STATE_RY);
assign y = (state == STATE_Y) |
           (state == STATE_RY);
assign g = (state == STATE_G);
```

BME-MIT

57

FPGA labor

# Állapotgépek (FSM)

## Második megvalósítás:

- Az állapotregiszter és a következő állapot logika azonos blokkban van
- Egyedi állapotkódolás (a szintézer optimalizálhatja)

```
localparam STATE_R = 2'd0;
localparam STATE_RY = 2'd1;
localparam STATE_G = 2'd2;
localparam STATE_Y = 2'd3;

reg [1:0] state;

//Az állapotregiszter és a köv. áll. logika
always @(posedge clk)
begin
    if (rst)
        state <= STATE_R;
    else
        case (state)
            STATE_R : if (enable)
                state <= STATE_RY;
            else
                state <= STATE_R;
        endcase
end
```

```
STATE_RY: if (enable)
    state <= STATE_G;
else
    state <= STATE_RY;
STATE_G : if (enable)
    state <= STATE_Y;
else
    state <= STATE_G;
STATE_Y : if (enable)
    state <= STATE_R;
else
    state <= STATE_Y;
endcase

//A kimenetek meghajtása
assign r = (state==STATE_R) | (state==STATE_RY);
assign y = (state==STATE_Y) | (state==STATE_RY);
assign g = (state==STATE_G);
```

# Állapotgépek (FSM)

## Harmadik megvalósítás:

- Az állapotregiszter és a következő állapot logika külön blokkban van
- Kimeneti kódolás: az *(\* fsm\_encoding = "user" \*)* Xilinx specifikus Verilog direktíva tiltja az állapotkódolás optimalizálását az adott regiszterre

```
localparam STATE_R = 3'b100;
localparam STATE_RY = 3'b110;
localparam STATE_G = 3'b001;
localparam STATE_Y = 3'b010;

(* fsm_encoding = "user" *)
reg [2:0] state;
reg [2:0] next_state;

//Állapotregiszter (sorrendi hálózat)
always @(posedge clk)
    if (rst)
        state <= STATE_R;
    else
        if (enable)
            state <= next_state;
```

```
//Köv. állapot logika (kombinációs hálózat)
always @(*)
    case (state)
        STATE_R : next_state <= STATE_RY;
        STATE_RY: next_state <= STATE_G;
        STATE_G : next_state <= STATE_Y;
        STATE_Y : next_state <= STATE_R;
    endcase

//A kimenetek meghajtása
assign r = state[2];
assign y = state[1];
assign g = state[0];
```