

BUDAPESTI MŰSZAKI ÉS GAZDASÁGTUDOMÁNYI EGYETEM VILLAMOSMÉRNÖKI ÉS INFORMATIKAI KAR MÉRÉSTECHNIKA ÉS INFORMÁCIÓS RENDSZEREK TANSZÉK

Digitális technika (VIMIAA03) 1. Gyakorlat & labor

Szántó Péter

BME MIT



8 db LED vezérlése a 8 bites DIP kapcsolóval a LOGSYS Spartan-3E FPGA kártyán

- DIP kapcsoló → FPGA bemenet: kék huzalozás
- FPGA kimenet → LED: piros huzalozás











Just Do It...

 Az elvi kapcsolási rajz a szükséges paraméterekkel (nem tananyag, csak érdeklődőknek !)



• Xilinx ISE felhasználói felület



Titildadti i v jildilo vvoliai	dat: HW "Hello	World!"
--------------------------------	----------------	---------

Projekt létrehozása

BME-MIT

> New Project Wizard	×	> New Project Wizard	×
Create New Project Specify project location and type.		← Project Settings Specify device and project properties.	
Enter a name locations and comment for the project		Select the device and design flow for the pr	oject
		Property Name	Value
Name: proj1		Evaluation Development Board	None Specified 🗸
Location: C:\digit\gyak_lab_1	<u>.</u>	Product Category	All
Working Directory: C:\digit\gvak lab 1		Family	Spartan3E 🗸
		Device	XC3S250E
Description:		Package	TQ144 🗸
		Speed	-4
		Top-Level Source Type	Schematic 🗸
		Synthesis Tool	XST (VHDL/Verilog)
		Simulator	ISim (VHDL/Verilog)
		Preferred Language	Verilog
		Property Specification in Project File	Store all values
		Manual Compile Order	
		VHDL Source Analysis Standard	VHDL-93
Select the type of top-level source for the project			
Ton-level source type:		Enable Message Filtering	
Schematic	~		
More Info	Cancel	More Info	< Back Next > Cancel

Kapcsolási rajz forrásfájl hozzáadása: "Schematic"

> New Source Wizard	×
← Select Source Type Select source type, file name and its location.	
 IP (CORE Generator & Architecture Wizard) Schematic User Document Verilog Module Verilog Test Fixture VHDL Module VHDL Library VHDL Package VHDL Test Bench Embedded Processor 	Eile name: feladat_1 Logation: C:\digit\gyak_lab_1
More Info	Next > Cancel

BME-MIT

Kapcsolási rajz szerkesztő felület



Vezetékek hozzadása



I/O Marker-ek hozzáadása



• I/O Marker átnevezése

BME-MTT

- Jobb klikk az I/O Marker-en, majd "Rename Port"



• SW0 és LED0 I/O Marker-ek

Project Navigator (P.20131013) - C:\digit	\gyak_lab_	\proj1.xise - [feladat_1.sch*]					- 0
e <u>E</u> dit <u>V</u> iew P <u>r</u> oject <u>S</u> ource <u>P</u> ro	ocess <u>A</u> d	I <u>T</u> ools <u>W</u> indow La <u>y</u> out <u>H</u> elp					
/ 🗟 🖗 😓 🛛 🔏 🖿 🖌 🖛	0 (al)	/ / 🖉 🖉 🏓 🗟 🥕 🗟 🗩	🗖 🖻 🤌 🌾 🕨 🖉 🎖				
++ □ č	5 × 🕨						
Select Options	- X	1	2	· · · ·	3	4	5
	1						
	abc						
n you click on a branch:	- (0)						
Select the entire branch	<u>a(0)</u>						
Select the line segment							
					· · · · • · · · · • · · · • • · · ·		
n you move an object:	-						
Keep the connections to other							
Break the connections to other	₽ P		· · · · • · · · · • · · · • • · · · • •		· · · · • · · · · • · · · · • · · · · ·		
objects		SW0		□ LEDO >			
	0		/	· · · · · · · · · · · · · · · · · · ·			
n you use the area select tool, select	1						
objects that:							
Are enclosed by the area							
Intersect the area	A						
en you use the area select tool, select:							
Objects including attribute windows							
Objects excluding attribute windows	4						
Attributes windows only	9						
	-						
	<u>æ</u>						
	<u>ع</u>						
	唐						
	_	e					
aries 🔝 Symbols 🜮 Options 🕨		feladat_2.sch*		pins.ucf*	× 0	feladat 1.sch*	
							–
ole 🔕 Errors 🔔 Warnings 🕻	🔥 Find in F	es Results					
$ME-MTT \Lambda$							
\	$\mathbf{V}\mathbf{V}$	V					
Annual Contraction of Contraction	•						FDCA labo
							FEGA LADU

- SW0 és LED0 nem köthető össze egyszerűen egy vezetékkel
 - ISE követelmény
- Kell közéjük valamilyen szimbólum
 - IBUF és OBUF
 - Speciális FPGA elemek a ki- és bemenetekhez, logikailag nem csinál semmit

IBUF és OBUF szimbólum hozzáadása



• 8 kapcsoló összekötése a 8 LED-del

ile <u>E</u> dit <u>V</u> iew P <u>r</u> oject <u>S</u> ource <u>P</u> rocess <u>A</u>						- 0
	dd <u>T</u> ools <u>W</u> indow Layout <u>H</u> elp					
No (1 X (1 0 X (1 0 1 0 X (1 0 X (1 0 1 0 X (1 0	» 🎢 🎜 🗶 🕱 🦉 🦉 🛃 💽	🛯 🖻 🎤 🎌 🕨 🛎 🛣				
ns ↔ □ ₽ × ► Select Options	SWO					
When you dick on a branch:	<u>SW1</u>		OBUF			
When you move an object:			OBUF			
Keep the connections to other objects Break the connections to other	SW2>	IBUF	OBUF		· · · · · · · · · · · · · · · · · · ·	• • • • • • • • • • • • • • • • • • • •
when you use the area select tool, select	<u>SW3</u>			LED3	· · · · · · · · · · · · · · · · · · ·	· · · · · · · · · · · · · · · · · · ·
the objects that: Are enclosed by the area A	SW4				· · · · · · · · · · · · · · · · · · ·	
When you use the area select tool, select:	SW/5					
Objects including attribute windows Objects excluding attribute windows Attributes windows only			OBUF			
<u>.</u> <u>&</u>	SW6	BUF	OBUF	<u>LED6</u> > · · · ·		
生	SW7>		OBUF			
		· · · · · · · · · · · · · · · · · · ·	· · · · · · · · · · · · · · · · · · ·			
	<					
Libraries 💥 Symbols 🚏 Options 🔹 🕨 🚺	C:\digit\gyak_lab_1	\feladat_1.sch		Design Summary	×	
2						+

• I/O portok (I/O Maerker-ek) hozzárendelése az FPGA fizikai lábaihoz: Implementation

Constraint File

BME-MIT

New Source Wizard Select Source Type Select source type, file name and its location.	×
 BMM File ChipScope Definition and Connection File Implementation Constraints File IP (CORE Generator & Architecture Wizard) MEM File Schematic User Document Verilog Module Verilog Test Fixture VHDL Module VHDL Library VHDL Package VHDL Test Bench Embedded Processor 	Eile name: pins Logation: C:\digit\gyak_lab_1
More Info	<u>N</u> ext > Cancel

• Constraint File tartalma a kapcsolási rajz alapján:

ISE Project Navigator (P.20131013) - C:\digit\gya	ak_lab_1\pro	oj1.xise - [pins	.ucf]										-	-	– 0 ×
<u>File Edit View Project Source Proces</u>	ss <u>T</u> ools	<u>W</u> indow La	iyout <u>H</u> elp												_ <i>B</i> ×
o 🖬 📈 🕼 🖓 😓 🖌 🗋 🖌 🖾	≈ ×	P P 👂 🖇	3 🏓 🗟 入	6809	🔑 K? 🕨 🕨	Σ 📌 🛛 🖓									
Besign ↔ □ ♂ × □ ♂ × View: ④ Implementation Simulation Hierarchy □ □ □ □ □ □ □ □ □ □ □ □		1 net 2 net 3 net 4 net 5 net 6 net	"SW0" "SW1" "SW2" "SW3" "SW3" "SW4" "SW5"	LOC = LOC = LOC = LOC = LOC =	"P101" "P95"; "P89"; "P84"; "P78"; "P69";	<u> </u>									
π	* © 0 1 1	7 net 8 net 9 0 net 1 net	"SW6" "SW7" "LED0 "LED1	TOC =	"P48"; "P47"; = "P59" = "P58"	;									
No Processes Running	1	2 net	"LED2	" LOC :	= "P54"	;									
Processes: feladat_1 Processes: feladat_1 Create Schematic Symbol Create Schematic Symbol View Command Line Log File View HDL Functional Model View HDL Instantiation Temp View HDL I	1 1 1 1	3 net 4 net 5 net 6 net 7 net	"LED3 "LED4 "LED5 "LED6 "LED7	" LOC = " LOC = " LOC =	= "P53" = "P52" = "P51" = "P50" = "P43"	;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;									
Start Consign ChipScope Start Consign ChipScope	<	c	:\digit\gyak_lab_1\f	eladat_1.sch	×	Σ	Design Su	ummary	×		pins.u	ıcf			 >
Console															+□₽×
<	Find in Files R	lesults													×
BME-MIT	~~						-		1	7		5.37	18		Ln 17 Col 22 UCF

• Terv implementálása

ISE Project Navigator (P.20131013) - C:\digit\gyak_lab					– 0 ×
<u>File Edit View Project Source Process A</u>	Add <u>T</u> ools <u>W</u> indow La <u>v</u> out <u>H</u> elp				- 8 >
M CI X 🗊 🖉 😓 🚺 🔂	» 🕫 🕫 😰 🔊 🗟 🔁 🗖 🖻	A 18 🖌 🔊 🖉			
esgn ↔ □ 𝔅 × Vew: ● 狼 Implementation ● ฿ Smulation Hierarchy → □ 𝔅 x250c-4tq144 → □ 𝔅 x250c-4tq144 → □ 𝔅 𝔅 Soc-4tq144 → □ 𝔅 𝔅 𝔅 Soc-4tq144 → □ 𝔅 𝔅 𝔅 𝔅 𝔅 𝔅 𝔅 𝔅 𝔅 𝔅 𝔅 𝔅 𝔅	SW0 SW1 SW2 SW3		[LED0) [LED1) [LED2) [LED3)		
Design Summary/reports Design Summary/reports Design Utilites Create Schematic Symbol View Command Line Log File View VDL Functional Model View VDL Instantiation Temp User Constraints VO Pin Planning (PlanAhead VO Pin Planning (PlanAhead) VO Pin Planning (PlanAhead) Poortigure target peorce Analyze Design Using ChipSccpe					>
> Start 🔍 Design 🏠 Files 🏠 Libr (: 🕨 💽	C:\digit\gyak_lab_1\feladat_1.sch	Design Summary (Programming File Ger	erated) 🗵 📋	pins.ucf	
onsole					+□B:
Frocess "Generate Post-Flace & Rout Started : "Generate Programming Fil Running bitgen Command Line: bitgen -intstyle ise Process "Generate Programming File" Launching "View/Edit Routed Design	<pre>c Static liming" completed successfully le". -f feladat_l.ut feladat_l.ncd ' completed successfully (FFGA Editor)" 1Files Results</pre>				, ,
	~		157	1834/7	[548,500

FPGA labor

1	1.	fe	lad	at:	HW	"Hel	lo	Wo	orlc	<u> !'</u>)

Kipróbálás hardveren

📕 Logsys Control Panel	- D >	<
<u>F</u> ile <u>V</u> iew <u>W</u> indow <u>H</u> elp		
DC023 4 ×	📥 Download (DC023) 🗸 🗸 🗸	
Info Configuration LOGSYS development cable	JTAG Devices in the JTAG chain:	JTAG de
Control	Query JTAG chain XC3S250E (Xilinx) V Configure the selected device	avice
RST Z BitBang I/O		dat
CLK UART		abas
10 Hz Set USRT	Clear Log	lä
Power	Found 1 device(s) in the JTAG chain.	
Voltage Current +SV On Current Log to file		
Measurement +5Vout: 4,94 V Maximum Value: 500 🖨 mA		
I/Oref: 3,31 V Critical Value: 90 🔶 %		
JTAGref: 2,51 V Samples/Second: 10 V		
ANNIHITTE .		
450,00		
045,00 500,00		
	~ ·	
	< >>	

BME-MIT

- Busz: "több vezeték együttese"
 8 bites busz: 8 darab vezeték
- Feladat megvalósítása busszal
 - A 8 darab "I/O Marker → IBUF → vezeték →
 OBUF → I/O Marker" helyett
 - Egy darab 8 bites "I/O Marker → IBUF → vezeték
 → OBUF → I/O Marker"
 - IBUF8 és OBUF8

BME-MI

Kapcsolási rajz és busz átnevezése



Constraint fájl módosítása: busz (SW és LED) egyes bitjeinek kiválasztása: ()

	/gyak_iab_i \p	projnalse - (pinsacr)								
ile <u>E</u> dit <u>V</u> iew P <u>r</u> oject <u>S</u> ource <u>P</u> ro	ocess <u>T</u> ools	s <u>W</u> indow La <u>v</u> out	<u>H</u> elp							
ờ 🗟 🖗 😓 🕺 🗅 🗅 🗙 🛤	() (⊇ »	🏓 🏓 🥦 🖉 🖊	3 🔊 🗟 🗆 🗠	🎤 🎌 🕨 🗵 📌 !	♥					
n ↔ 🗆 É	5 × 🗉	1 net "S	W(0)" LOC -	= "P101":						
View: View:	tion	2 not "C	W(1)" LOC :	= "DQ5".						
Hierarchy	≡	2 net UC	W(1) = 10C	- "DOO",						
xc3s250e-4tq144	1	S net a	W(2) = LOC -	- PO9,						
pins.ucf	10 10	4 net "S	W(3)" LOC =	= "P84";						
		5 net "S	W(4) "LOC =	= "P78";						
	24	6 net "S	W(5) LOC =	= "P69";						
	24	7 net "S	W(6)" LOC =	= "P48";						
		8 net "S	W(7)"LOC =	= "P47";						
No Processes Running		9								
ποcesses: pins.ucr ····································	-	10 <mark>net "</mark> I	ED(0)" LOC	= "P59";						
-		11 <mark>net "</mark> I	LED(1)" LOC	= "P58";						
		12 <mark>net "</mark> I	LED(2)" LOC	= "P54";						
		13 <mark>net "</mark> I	ED(3)" LOC	= "P53";						
		14 net "I	ED(4)" LOC	= "P52";						
		15 net "I	ED(5)" LOC	= "P51":						
		16 net "I	ED(6)" LOC	= "P50".						
		17 net "I	ED(7)" LOC	= "P43".						
		1, 1100 1		110 /						
	<									
art 🕫 Design 🖺 Files 🖺 Libr <	1 🕨 🖸	C:\digit\g	/ak_lab_1\feladat_1.sch	× X	Design Summary (out of date) 🛛 🗋	pins.uc	f		
Start 🕮 Cesign 🚺 Files 🚺 Libr «		C:\digit\g	ak_lab_1\feladat_1.sch	×	Design Summary (out of date)		pins.uc	Dins.ucf	Dissuct 🖸
🙆 Frrors 🛦 Warnings 🕅	6 Find in File	s Results								
										Ln
٨										

BME-M

- Konfigurációs fájl generálása

 ISE: "Generate Configuration fájl"
- Kipróbálás hardveren
 - FPGA programozás LOGSYS GUI-val

BME-MT



Szimbólumok hozzáadása



Vezetékek hozzáadása



• I/O Marker-ek hozzáadása és átnevezése, összekötése



Constraint fájl módosítása

	0	
> ISE Project Navigator (P.20131013) - C:\digit\gyak_I	lab_l\proj1.xise - [pins.ucf*]	– 0 ×
<u>File Edit View Project Source Process</u>	<u>Iools Window Layout H</u> elp	_ <i>B</i> ×
🗅 🔁 🗶 🗊 🖉 🐇 🕌 🕼 🔚 😒	>> 🎢 🕫 🙉 🌶 🗟 🔁 🔁 🖻 🗉 🖻 🖋 🛠 🕨 🗵 🖈 💡	
Design ↔ □ ×	I net "SWO" LOC = "P101"・	
View:		
Hierarchy	2 net "SWI" LOC = "P95";	
□ proj □ □ xc3s250e-4tq144	2 3	
feladat_1 (feladat_1.sch)	4 net "LEDO" LOC = "P59";	
J pins.ucf	5 net "LED1" LOC = "P58".	
(2)		
	% 6 net "LED2" LOC = "P54";	
	7 net "LED3" LOC = "P53";	
	8 net "LED4" LOC = "P52";	
	9 pet "LED5" LOC = "P51"	
No Processes Running		
Processes: pins.ucf	10 net "LED6" LOC = "PS0";	
🚉 🗄 🎾 User Constraints		
91		
		,
> Start 🔍 Design 🚺 Files 🧻 Libr 🖅	C feladat_2.sch*	
Frons		 +□@×
		~
<		>
📃 Console 😣 Errors 🔬 Warnings 🕅 Find	i n Fles Results	
		Ln 10 Col 10 UCF
BME-MIT Λ		
/_	A	
		EDCA laker
		FPGA Lador

- Konfigurációs fájl generálása
 - "Generate Configuration fájl"
- Kipróbálás hardveren
 - FPGA programozás LOGSYS GUI-val